Insights
AI가 자동으로 큐레이션·번역·정리하는 기술 동향 피드입니다.
Tom's Hardware헤드라인
TSMC 로드맵 공개: 2029년까지의 공정 기술 방향과 전략
TSMC는 북미 기술 심포지엄에서 2029년까지의 제조 공정 로드맵을 공개했습니다. 이번 발표에서는 1.2nm급 A12와 1.3nm급 A13 같은 신규 노드가 소개되었으며, N2 계열 확장을 통해 N2U가 추가되었습니다. 특히 TSMC는 모든 시장에 일률적인 접근 방식을 취하기보다, 클라이언트 기기(스마트폰 등)와 고성능 컴퓨팅(HPC)/AI 데이터센터를 분리하여 이원화된 전략을 채택했습니다. 클라이언트용은 매년 점진적 개선을 추구하는 반면, AI/HPC용은 2년 주기로 성능 향상에 집중하며 Super Power Rail (SPR)
4월 23일7
The Next Platform중요헤드라인
AI 시대, 아크(Arm)가 자체 설계한 서버 CPU로 전격 복귀
아크(Arm)는 오랜 기간 외부 의존도가 높았던 서버 CPU 시장에서 벗어나, 자사 기술력으로 개발한 'AGI CPU'를 출시하며 전격적인 변화를 예고했습니다. 특히 Meta Platforms와 OpenAI 같은 주요 고객사의 요청에 힘입어 자체 설계 역량을 강화하고 있습니다. SoftBank가 Arm을 인수하면서 획득했던 Ampere Computing의 기술력을 활용하여, AI 데이터센터 시대에 필수적인 고성능 CPU 로드맵을 구축하는 것이 목표입니다. 아크는 앞으로 급증할 에이전트 기반 AI(agentic AI) 시스템에서 막대
4월 23일7
arXiv논문
NDP 가속기 프로그래밍을 위한 효율적인 모델: Proxics
CXL과 같은 분산 메모리 시스템의 등장으로 Near-Data Processing (NDP)에 대한 관심이 높아지고 있습니다. NDP는 코어를 메모리 근처에 배치하여 CPU와 메모리 간 대역폭 요구를 줄이는 기술입니다. 기존 하드웨어 설계들은 이러한 가속기를 위한 깨끗하고 이식 가능한 OS 추상화 계층을 부족하게 가지고 있습니다. 본 논문은 익숙한 운영체제(OS) 개념인 가상 프로세서(프로세스)와 IPC 채널 기반의 프로그래밍 모델을 제안합니다. 하지만 NDP 가속기의 낮은 처리 능력과 메모리 대역폭 감소 목표를 고려할 때, 일반적
4월 23일8
Tom's Hardware중요헤드라인
테라팹(TeraFab) AI 칩 제작에 인텔 14A 공정 기술 도입 계획
일론 머스크는 테라팹(TeraFab) 시설에서 인공지능(AI) 칩을 제작할 때 인텔의 14A 공정 기술을 활용할 계획이라고 밝혔습니다. 이 과정은 인텔로부터 제조 노드 라이선스를 확보하고, 이를 테라팹이 운영하는 파운드리에 통합하는 것을 의미합니다. 역할 분담 측면에서, 테슬라는 연구 개발(R&D) 전용 파일럿 라인을 구축하여 신기술을 실험할 것이며, 스페이스X가 대량 생산 시설(High-Volume Manufacturing)을 담당하게 됩니다. 단기적으로는 $30억 규모의 텍사스 기가팩토리에서 소규모 R&D 시설이 운영될 예정이며
4월 23일7
arXiv중요논문
PIM 기반 LLM 활성화 양자화로 메모리 병목 해소 (AQPIM)
본 논문은 데이터 집약적 ML의 메모리 병목 현상을 해결하는 유망한 아키텍처인 Processing-in-Memory (PIM)을 다룹니다. 기존 PIM 방식들은 특히 긴 컨텍스트에서 발생하는 거대한 KV 캐시 크기(활성화 메모리 발자국)를 처리하는 데 어려움을 겪었습니다. 본 연구는 이러한 문제를 해결하기 위해, 활성화 특성에 최적화된 새로운 PIM 인식 활성화 양자화 프레임워크인 AQPIM을 제안합니다. AQPIM은 Product Quantization (PQ) 기반으로 설계되어 메모리 내에서 직접 양자화를 수행함으로써, LLM의
4월 23일11
The Next Platform헤드라인
AI 시대 서버 시장의 폭발적 성장과 미래 전망
본문은 AI 발전으로 인해 데이터센터 컴퓨팅 인프라 시장이 급격히 변화하고 있음을 분석합니다. 과거의 시스템 제조사들이 위축된 반면, AI 수요가 서버 시장 성장을 주도하며 전체 매출의 절반 이상을 차지하고 있습니다. 특히 2025년 4분기 IDC 데이터에 따르면, 총 서버 판매액은 전년 대비 크게 증가했으며, GPU 가속 시스템이 가장 큰 비중을 차지했습니다. 또한, X86 CPU 기반 시장과 더불어 Arm 기반 서버가 급성장하며 향후 시장의 주도권을 가져갈 것으로 예측됩니다.
4월 23일7
Tom's Hardware헤드라인
AI 에이전트가 219단어 사양으로 RISC-V CPU를 12시간 만에 설계하다
AI 칩 디자인 스타트업 Verkor.io는 에이전트 AI 시스템인 Design Conductor를 통해 놀라운 성과를 발표했습니다. 이 시스템은 단 219단어의 요구사항 문서만으로 완전한 RISC-V CPU 코어를 자체적으로 설계하고 검증하는 데 성공했으며, 그 시간이 불과 12시간에 불과합니다. 이는 상업용 칩 디자인에서 통상적으로 걸리는 18~36개월에 비해 비교할 수 없을 정도로 빠른 속도입니다. 다만, Verkor 측은 이 시스템이 아직 물리적인 실리콘으로 구현된 것은 아니며 시뮬레이션 환경(Spike)에서 검증되었음을밝
4월 23일7
The Next Platform헤드라인
양자 시스템의 과학적 활용 가능성 입증: 양자 물질 시뮬레이션 성과
최근 양자 컴퓨터 개발은 오류 보정(error correction) 기술을 중심으로 빠르게 발전하고 있습니다. 최근 연구에서는 초전도체 기반의 칩을 이용해 환경 노이즈 문제를 해결하는 방법이나, 확장 가능한 오류 수정 시스템(scalable error correction system) 구축에 대한 진전이 보고되었습니다. 더 나아가, IBM 등 다수의 기관은 현재의 양자 프로세서가 고전 컴퓨터로는 시뮬레이션하기 어려운 복잡한 양자 물질의 특성을 성공적으로 모사할 수 있음을 입증했습니다. 이는 단백질 구조나 촉매 반응 같은 과학적 발견
4월 23일7
Tom's Hardware헤드라인
Bolt Graphics, Zeus GPU 테스트 칩 공개: 컴퓨팅 비용 혁신 예고
캘리포니아 스타트업 Bolt Graphics가 자사의 Zeus GPU 테스트 칩을 성공적으로 제작(tape-out)했다고 발표했습니다. 이는 FPGA 에뮬레이션 단계를 넘어 실제 실리콘 기반 제품으로 진입했음을 의미합니다. Bolt는 이 새로운 하드웨어가 기존 대비 컴퓨팅 비용을 최대 17배 절감할 수 있다고 주장하며, HPC (High Performance Computing), 렌더링 및 차세대 워크로드 시장을 겨냥하고 있습니다. 현재까지 $5억 이상의 제품 파이프라인과 14,000개 이상의 초기 사용자 확보를 통해 강력한 성장세
4월 23일6
Tom's Hardware헤드라인
웨이퍼 스케일 AI 프로세서 공급업체 Cerebras가 IPO를 위해 재차 상장 신청을 했습니다
웨이퍼 스케일 AI 프로세서 공급업체 Cerebras가 IPO를 위해 다시 상장 신청을 했습니다. 최근 재무 보고서를 보면, 회사는 급성장하는 AI 하드웨어 기업임에도 불구하고 여전히 적자를 기록하고 있습니다. 매출의 86%가 단 두 고객에게 의존하는 구조적 취약점도 노출되었습니다. Cerebras는 단순한 가속기 제조사를 넘어 완전한 스택(full stack)을 제공합니다. 자체 개발한 웨이퍼 스케일 엔진(WSE)은 하나의 실리콘 웨이퍼 전체를 프로세서로 구현하며, 90만 개의 컴퓨팅 코어와 대용량 온칩 SRAM 등을 탑재하여
4월 23일7
The Next Platform헤드라인
양자 컴퓨팅, 기대만큼 성급할 필요는 없다
클래식 컴퓨팅 시대와 마찬가지로 상업적 양자 컴퓨팅(Quantum Computing) 역시 시간이 필요하다는 것이 Classiq의 에릭 가셀(Erik Garcell)의 견해입니다. 당장 모든 산업에 혁신을 가져올 것이라는 기대가 크지만, 초기에는 특정 소규모 애플리케이션에서만 효용성(ROI)이 발생하며 점진적으로 확산될 것입니다. 따라서 개발자들은 Classiq의 플랫폼과 같은 도구를 활용하여 다양한 양자 시스템(superconducting circuits, trapped ions 등)에 걸쳐 코드를 한 번 작성하고 재사용하는 것이
4월 23일8
arXiv중요논문
본연구는 송신(T) 및 산란(S) 매트릭스를 활용하여 2포트 브릿지드-T 네트워크를 특성화하는 방법을
본 연구는 송신(T) 및 산란(S) 매트릭스를 활용하여 2포트 브릿지드-T 네트워크를 특성화하는 방법을 제시합니다. 이를 통해 S11, S12, S21, S22와 같은 핵심 산란 파라미터를 도출하고, 특히 마이크로스트립 필터 설계에 중요한 S11과 S21의 크기 및 위상을 주파수 정규화 후 매개변수적으로 계산했습니다. L1과 L2 인덕터가 동일할 경우, S11 전달 함수 분자 다항식에서 짝수 계수가 제거되어 홀수 계수만 남게 됩니다. 이 특성을 이용하여 브릿지드-T 회로를 하이패스 필터(high-pass filter)로 설계했으며,
4월 23일8
Tom's Hardware중요헤드라인
미국에서인기 있는 소비자 네트워크 브랜드 TP-Link가 연방통신위원회(FCC)에 조건부 승인을 얻기 위해
미국의 통신위원회(FCC)가 전반적인 수입 라우터 금지 조치를 발표한 가운데, 인기 소비자 네트워크 브랜드 TP-Link가 조건부 승인을 얻기 위해 노력하고 있습니다. TP-Link는 미국 시장 점유율 20%를 차지하는 미국 기업이며, 더 이상 중국 소유가 아니라고 강조했습니다. FCC의 조건부 승인 요건에는 미국 내 제조 시설 확충 계획과 향후 1~5년간의 자본 지출 및 투자 계획 제출이 포함됩니다. 이 과정을 통해 TP-Link는 라우터 수입을 재개하고 신제품 출시를 지속할 수 있게 됩니다.
4월 23일8
The Next Platform중요헤드라인
엔비디아(Nvidia)가마벨(Marvell)에 20억 달러 규모의 투자를 진행한 것은 단순히 NVLink
엔비디아가 마벨(Marvell)에 20억 달러 규모의 투자를 단행하며, 이는 단순히 NVLink Fusion 포트 지원을 넘어선 광범위한 AI 데이터센터 생태계 구축 전략으로 해석됩니다. 엔비디아는 이 투자를 통해 시장이 필요로 하는 다양한 칩들을 대량 생산 단계로 끌어올리고, 경쟁사들과도 연합하여 자사의 플랫폼 확산을 도모하려는 것으로 보입니다. 특히 마벨은 AWS의 주요 파트너로서, 트레니움(Trainium) XPU와 같은 자체 개발 칩을 위한 핵심 공급망 역할을 수행하며 엔비디아 기술 접근성이 중요해지고 있습니다. 이 거래는
4월 23일8
arXiv논문
회로설계에서 성능(Performance), 전력(Power), 면적(Area) (PPA) 최적화는 필수적인
본 논문은 회로의 성능, 전력, 면적(PPA) 최적화를 위한 완전 자동화 프레임워크인 AutoPPA를 제안합니다. 기존 방식들은 사전 지식에 의존하거나 비효율적이었습니다. AutoPPA는 Explore-Evaluate-Induce ($E^2I$) 워크플로우를 사용하여, 수동으로 정의된 규칙 대신 다양한 생성 코드 쌍에서 최적화 규칙을 자동으로 추출하고 추상화하는 것이 핵심입니다. 이 프레임워크는 적응형 다단계 검색(adaptive multi-step search)을 통해 특정 회로에 가장 효과적인 규칙들을 선택하며, 기존의 최고 실
4월 23일10
Tom's Hardware중요헤드라인
미국상무부 장관은 엔비디아(Nvidia)가 H200 AI GPU를 중국에 단 하나도 판매하지 못했다고
미국 상무부 장관에 따르면, 미국이 중국에 대한 수출 금지 조치를 해제했음에도 불구하고 엔비디아(Nvidia)는 아직 H200 AI GPU를 중국에 판매하지 못한 것으로 알려졌습니다. 이에 대응하여 중국 정부가 자국의 국내 반도체 산업을 육성하려는 목적으로 수입품 도입을 어렵게 만들고 있는 상황입니다.
4월 23일14