TSMC 로드맵 공개: 2029년까지의 공정 기술 방향과 전략
요약
TSMC는 북미 기술 심포지엄에서 2029년까지의 제조 공정 로드맵을 공개했습니다. 이번 발표에서는 1.2nm급 A12와 1.3nm급 A13 같은 신규 노드가 소개되었으며, N2 계열 확장을 통해 N2U가 추가되었습니다. 특히 TSMC는 모든 시장에 일률적인 접근 방식을 취하기보다, 클라이언트 기기(스마트폰 등)와 고성능 컴퓨팅(HPC)/AI 데이터센터를 분리하여 이원화된 전략을 채택했습니다. 클라이언트용은 매년 점진적 개선을 추구하는 반면, AI/HPC용은 2년 주기로 성능 향상에 집중하며 Super Power Rail (SPR)
핵심 포인트
- TSMC는 2029년까지의 공정 로드맵을 공개하며 A12(1.2nm급), A13(1.3nm급), N2U 등 신규 노드를 발표했습니다.
- 시장별 요구사항에 맞춰 클라이언트 기기용과 AI/HPC용 시장을 분리하는 이원화된 전략을 채택했습니다.
- 클라이언트용 공정은 매년 점진적 개선(DTCO)에 초점을 맞추고, AI/HPC용 공정은 2년 주기로 성능 향상에 집중합니다.
- AI/HPC 데이터센터 워크로드를 위해 Super Power Rail (SPR) 백사이드 전력 공급 기술을 도입했습니다.
TSMC가 2029년까지의 제조 공정 로드맵을 공개하며 시장별 맞춤형 전략을 강조했습니다. 과거 스마트폰 중심이었던 매출 구조에서 AI와 HPC(고성능 컴퓨팅)가 주도권을 잡으면서, TSMC는 더 이상 '만능' 접근 방식을 지양하고 이원화된 전략을 채택했습니다.
💡 시장별 맞춤형 공정 전략:
- 클라이언트 기기용 (스마트폰 등): 비용 효율성, 전력 효율성, IP 재사용이 중요하며, 매년 새로운 노드를 제공하는 방식으로 점진적 개선(DTCO)에 중점을 둡니다. A13과 N2U가 여기에 해당합니다.
- AI/HPC용 (데이터센터 등): 높은 성능 향상이 필수적이므로, 2년 주기로 공정을 출시하며 Super Power Rail (SPR) 같은 기술을 통합하여 전력 및 트랜지스터 밀도를 극대화합니다. A16이 대표적입니다.
이번 로드맵에서는 A13(1.3nm급)과 N2U를 발표했는데, 이들은 기존 공정의 설계-기술 공동 최적화(DTCO)를 통해 최소한의 재설계 노력으로 효율성을 높이는 방식입니다. 반면, AI/HPC용 플래그십 노드인 A16은 SPR 기술을 활용하여 전력 및 성능 면에서 큰 도약을 목표로 합니다.
다만, 주목할 점은 High-NA EUV 리소그래피를 2029년까지 어떤 노드에도 사용하지 않을 계획이라는 것입니다. TSMC는 고객이 기존 IP를 최대한 재활용하면서도 꾸준한 성능 향상을 누릴 수 있도록 공정 기술을 세분화하여 제공하는 데 집중하고 있습니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 Tom's Hardware의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기