에지 비전을 위한 Idle-First-Task-Assignment 기반 저전력 희소 합성곱 가속기
요약
에지 비전 시스템의 전력 및 대역폭 제약을 해결하기 위한 저전력 희소 합성곱 가속기를 제안합니다. IFTA 동적 스케줄링과 비트맵 기반 압축 형식을 통해 연산 효율을 높였으며, 16nm 공정에서 검증되었습니다.
핵심 포인트
- 비트맵 기반 형식을 통한 메모리 및 대역폭 오버헤드 감소
- IFTA 전략을 통한 프로세싱 엘리먼트(PE) 유휴 시간 최소화
- DWConv 전용 데이터플로우 설계로 경량 네트워크 가속 지원
- 기존 밀집 가속기 대비 VGG16에서 6.5배 속도 향상 달성
최근 몇 년 동안 스마트 축산과 같은 응용 분야를 위한 에지 비전 (edge-vision) 모니터링 시스템은 매우 제한된 전송 대역폭과 엄격한 전력 예산 하에서 입력 해상도를 유지해야 하는 엄격한 세 가지 제약 조건에 직면해 왔습니다. 기존의 밀집 합성곱 신경망 (Dense Convolutional Neural Networks, CNN)은 이러한 제약이 있는 IoT 노드의 자원 한계를 충족할 수 없습니다. 이 과제를 해결하기 위해, 본 논문은 16 nm 공정으로 제작 및 검증된 에지 장치용 저전력 희소 합성곱 (Sparse Convolution) 가속기를 제시합니다. 첫째, 이 가속기는 데이터 전송 및 연산 모두에서 압축을 위해 비트맵 (bitmap) 기반 형식을 채택하여 메모리 및 대역폭 오버헤드를 효과적으로 줄입니다. 둘째, 희소 연산에서의 부하 불균형 (load imbalance)을 완화하기 위해, Idle-First-Task-Assignment (IFTA) 동적 스케줄링 전략을 제안하여 프로세싱 엘리먼트 (Processing-Element, PE)의 유휴 시간을 크게 줄이고 곱셈기 활용도를 높였습니다. 또한, 경량 네트워크에서 널리 사용되는 깊이별 분리 합성곱 (Depthwise Separable Convolution, DWConv)을 지원하고 가속화하기 위해 전용 데이터플로우 (dataflow)를 설계했습니다. 실험 결과, 이 칩은 0.5mm$^2$의 코어 면적만을 차지하며 12--16mW의 낮은 전력을 소비합니다. ImageNet에서 희소 VGG16 및 MobileNetV2에 대해, 제안된 가속기는 기존의 밀집 가속기 대비 각각 6.5$ imes$ 및 2.8$ imes$의 속도 향상을 달성하였으며, 기존의 희소 가속기 대비로도 상당한 성능 이득을 제공합니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 arXiv cs.AR의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기