표준 RISC-V 확장 기능인 Zfh (스칼라 float16) 및 Zvfh (벡터 float16)를 활용하여, 본 연구는 자원이 제한된 RISC-V 싱글 코어에서 완전한 온디바이스 학습 (on-device training)을 가능하게 하는 오픈 소스 프레임워크를 제안합니다. 우리의 접근 방식은 float32를 사용하는 것과 비교하여 모델 성능 저하를 최소화하면서도 메모리 사용량 (memory footprint)을 약 50% 줄일 수 있습니다. 또한 레이어 동결 (layer-freezing) 기능을 통합함으로써 전이 학습 (transfer learning) 및 미세 조정 (fine-tuning) 시나리오를 용이하게 합니다. 본 연구는 임베디드 시스템을 위한 오픈 소스 기반의 모듈식 및 범용 DNN 학습 및 추론 프레임워크인 AIfES를 기반으로 하며, 이는 사용자 정의 하드웨어 특화 기능으로 확장될 수 있습니다. float16의 이점은 RV64GC 슈퍼스칼라 비순차 실행 (out-of-order) FPGA 소프트코어에서의 Zfh의 낮은 면적 오버헤드(low area overhead)를 개괄함으로써 더욱 강조됩니다 (175MHz에서 LUT6 +1.15% 및 FF +0.05%). 마지막으로, 동일한 RISC-V 코어 내에서의 Zvfh 구현 아키텍처에 대해 논의합니다.