Volta가 독립 스레드 스케줄링 (Independent Thread Scheduling, ITS)을 도입한 이후, NVIDIA GPU가 워프 분기 (Warp Divergence)를 고정된 방식으로 처리한다고 널리 가정되어 왔습니다. 우리는 ITS 이전의 Pascal을 기준으로 하여 Ampere, Hopper, 그리고 데이터센터 및 소비자용 Blackwell GPU에 걸쳐 이 가정을 테스트합니다. 사이클 단위 정밀 마이크로벤치마크 (cycle-accurate microbenchmarks), 하드웨어 카운터 (hardware counters), 그리고 컴파일러가 생성한 SASS에 대한 정적 분석 (static analysis)을 결합하여, 안정적인 동작과 아키텍처 변화를 분리합니다. 테스트된 모든 세대에 걸쳐, 분기된 경로들은 경로의 수 $k$에 따라 $T(k) \approx sk$를 따르며 선형적으로 직렬화되며, 초선형적 재수렴 페널티 (super-linear reconvergence penalty)는 나타나지 않습니다. 워프 실행 효율은 $32/k$로 감소하며, 페널티는 점유율 (occupancy)과 무관하고, 프레디케이션 (predication)은 직렬화 비용을 제거합니다. 동일한 동작이 Pascal에서도 나타나며, 이는 프로그래머에게 보이는 이 비용 모델이 ITS 이전부터 존재했음을 보여줍니다. 그러나 컴파일러가 생성하는 재수렴 메커니즘 (reconvergence machinery)은 실질적으로 변화했습니다. Pascal은 워프당 SSY/SYNC 명령어 스택을 사용하는 반면, 이후 세대들은 배리어 레지스터 (barrier-register) 명령어를 사용합니다. 즉각적인 포스트 도미네이터 (post-dominator) 이후의 지연된 재수렴 (Deferred reconvergence) 사례는 Ampere의 29건에서 Blackwell의 2건으로 감소했습니다. 또한 Blackwell은 Ampere나 Hopper에서는 볼 수 없는 2단계 수렴-배리어 분류 (two-tier convergence-barrier classification), 유니폼 분기 (uniform-branch) 명령어, 그리고 명시적인 부분 마스크 워프 동기화 (explicit partial-mask warp synchronization)를 도입했습니다. 제어된 비트 플립 (bit-flip) 실험 결과, 새로운 배리어 클래스는 정적 컴파일러 분류이며 우리의 테스트에서는 관찰 가능한 런타임 효과가 없음을 나타냅니다. 따라서 NVIDIA의 제어 흐름 ISA 및 재수렴 메커니즘이 계속 진화하더라도, 분기는 안정적이고 예측 가능한 성능 비용을 유지합니다.