AI 광 인터커넥트 모듈을 위한 PCB 설계: 하드웨어 엔지니어가 알아야 할 사항

AI 클러스터 인터커넥트 대역폭의 폭발적인 성장은 완전히 새로운 클래스의 PCB 기판(Substrate) 요구 사항을 만들어내고 있습니다. 단일 AI GPU가 3.2 Tbps의 광 I/O (Optical I/O)를 필요로 할 때, 광 엔진 (Optical engine)을 수용하는 PCB 기판은 범용 보드가 아닌 정밀 기기가 됩니다.

이번 주 발표된 내용—Dongshan Precision의 AI 광 모듈 용량 확대를 위한 12억 달러 투자와 AT&S의 20억 유로 규모 기판 확장—은 이러한 추세가 가속화되고 있음을 확인시켜 줍니다. 여기 신흥 시장을 위한 기판 설계에 대해 PCB 엔지니어가 알아야 할 사항들이 있습니다.

56 GBaud에서의 신호 무결성 (Signal Integrity): 재료 선택

광 모듈 기판은 호스트 인터페이스에서 VCSEL 드라이버 IC까지 56 GBaud (레인당 112 Gbps)의 PAM4 신호를 전달합니다. 이러한 데이터 속도에서는 커넥터와 IC 사이에서 PCB 트레이스 손실 (Trace loss)이 지배적인 메커니즘이 됩니다.

핵심 파라미터는 나이퀴스트 주파수 (Nyquist frequency)에서의 유전 손실 (Dissipation factor, Df))입니다. 56 GBaud PAM4의 경우, 상당한 스펙트럼 콘텐츠가 42 GHz까지 확장됩니다. 28 GHz에서:

표준 FR-4 (Df ~0.020): 마이크로스트립 (Microstrip)에서 약 2.5 dB/cm 손실 — 2cm 트레이스에서 5 dB 손실 발생
Megtron 6 (28 GHz에서 Df ~0.006): 약 0.8 dB/cm — 등화기 (Equalization)를 통해 3-4 cm 트레이스 가능
초저손실 (Ultra-low-loss) (Df < 0.003): 200G/lane 및 4 cm 이상의 트레이스에 필요

하이브리드 적층 (Hybrid stackup) 방식—두 개의 고속 신호 레이어에만 프리미엄 재료를 사용하는 방식—은 마이크로스트립 전계 에너지 (Field energy)가 도체 아래의 첫 번째 유전체 레이어 내에 집중되기 때문에 성능을 저하시키지 않으면서 비용을 최적화합니다.

열 관리 (Thermal Management): 15mm 풋프린트 내의 15W

단일 광 엔진 (VCSEL 어레이 + 드라이버 IC)은 10-15mm 풋프린트 내에서 10-15W를 소모하며, 50-70 W/cm²의 열 유속 (Heat flux)을 생성합니다. 표준 열 비아 (Thermal vias)는 1.6mm 보드를 통해 8-12 °C/W를 달성합니다—15W의 경우 120-180°C의 상승이 발생하며, 이는 VCSEL 신뢰성 한계를 훨씬 초과합니다.

해결책: 임베디드 구리 코인 (Embedded copper coins)—PCB 캐비티에 프레스 핏 (Press-fit) 또는 공동 라미네이션 (Co-laminated)된 고체 구리 슬러그 (Slugs)입니다. 전도성 충전 열 비아 링 (Conductive-filled thermal via rings)과 결합하여:

열 저항 (Thermal resistance)이 2-3 C/W로 감소합니다.
VCSEL 접합부 (Junction) 온도가 최대 출력 시 70-80°C를 유지합니다.
정밀한 캐비티 라우팅 (Cavity routing) 및 제어된 프레스 핏 간섭 (Press-fit interference, 측면당 25-50 µm)이 필요합니다.

모든 제조사가 이러한 역량을 갖춘 것은 아닙니다. 이는 기존의 PCB 공정을 넘어서는 특수 툴링 (Specialized tooling)을 필요로 합니다.

밀리미터파 주파수에서의 임피던스 제어 (Impedance Control)

+/-10%의 임피던스 허용 오차는 각 불연속점(Discontinuity)에서 5%의 반사를 발생시킵니다. 56 GBaud PAM4 환경에서는 이러한 반사가 비아 전이 (Via transitions), 배선 폭 변화, 커넥터를 거치며 누적되어 아이 마진 (Eye margin)을 파괴합니다.

양산용 광 모듈 기판 (Optical module substrates)은 +/-5%의 임피던스를 규정하며, 선도적인 설계들은 +/-3%까지 밀어붙이고 있습니다. 이를 달성하기 위해서는 다음이 필요합니다:

제어된 유전체 두께 (두께 허용 오차가 엄격한 프리미엄 라미네이트)
배선 정의를 위한 포토리소그래피 (Photolithography) (기존의 노광 방식 대비)
주파수 영역 임피던스 검증 (TDR뿐만 아니라 VNA 사용)

배선 기하 구조 (Trace geometry)는 표준 마이크로스트립 (Microstrip)에서 비아 펜싱 (Via fencing, < lambda/4 간격, 50 GHz에서 < 1.5mm)을 갖춘 **접지 기반 코플래너 웨이브가이드 (Ground-backed coplanar waveguide, GCPW)**로 진화합니다. 비아 밀도가 높아져 드릴링 횟수가 대폭 증가하지만, 신호 무결성 (Signal integrity)을 위해서는 타협할 수 없는 요소입니다.

광섬유 결합을 위한 기계적 정밀도 (Mechanical Precision)

가장 이례적인 요구 사항은 싱글 모드 광섬유 (Single-mode fiber) 정렬을 위한 +/-10 마이크론 수준의 PCB 피듀셜 배치 (Fiducial placement) 정확도입니다. 표준 PCB는 +/-50-75 µm를 달성합니다. 정밀 툴링 핀을 참조한 레이저 어블레이션 피듀셜 (Laser-ablated fiducials)을 통해 요구되는 +/-10-15 µm를 달성할 수 있습니다.

추가적인 기계적 요구 사항:

휨 및 뒤틀림 (Bow and twist) < 0.3%
리플로우 (Reflow) 과정 중 제어된 워피지 (Warpage)
부품 실장 영역의 표면 거칠기 (Surface roughness) Ra < 0.5 µm

이러한 요구 사항들은 PCB를 기존의 제조 영역과 IC 기판 공정 사이의 영역으로 밀어넣습니다.

대표적인 10층 적층 구조 (Stackup)

레이어	기능	재질
L1	고속 신호 (High-speed signal)	Megtron 6
...

비싼 Megtron 6를 L1과 L9에만 한정함으로써, 모든 층을 Megtron으로 구성하는 방식 대비 재료비를 40-50% 절감하면서도 핵심 레인 (Critical lanes)에서의 신호 무결성은 동일하게 유지할 수 있습니다.

시장 상황: 이것이 지금 중요한 이유

AI 광 인터커넥트 (Optical Interconnect) 시장은 2025년 40억 달러에서 2028년까지 150억 달러 이상으로 성장하고 있습니다. 각각의 800G 트랜시버 (Transceiver) 모듈은 정밀한 PCB 기판 (Substrate)을 필요로 합니다. 10,000개의 GPU 클러스터에는 50,000~100,000개의 광 모듈 (Optical modules)이 필요합니다.

PCB 제조사 (Fabricators) 입장에서, 이러한 기판은 대량 생산 시 개당 30~~80달러의 가격을 형성하며, 6~~12개월에 달하는 인증 주기 (Qualification cycles)로 인해 고객 관계가 강력하게 결속됩니다. 저손실 공정 (Low-loss processing), 임베디드 메탈 (Embedded metals), 정밀 측정, HDI 제조와 같은 기술적 장벽은 경쟁사를 최상위 제조사들로 제한합니다.

이 분야를 설계하는 하드웨어 엔지니어들은 프로토타입이 준비되었을 때가 아니라, 지금 바로 제조사 인증 (Fabricator qualification)을 고려해야 합니다.

원문은 AtlasPCB 엔지니어링 블로그에 게시되었습니다. 당사는 Megtron 6, 임베디드 구리 코인 (Embedded copper coins), HDI 마이크로비아 (Microvias)를 사용하여 광 모듈용 정밀 기판을 제조합니다. 당사의 HDI 역량을 확인해 보세요.