현대의 시스템 온 칩 (SoCs)은 종종 수억 개에서 수백억 개의 게이트를 포함하고 있어, 기존의 하드웨어 트로이잔 (Hardware Trojan, HT) 탐지 방법들은 그 엄청난 규모로 인해 실용적이지 못합니다. 제안된 접근 방식은 평탄화된 게이트 수준 넷리스트 (gate-level netlists)를 모든 내부 노드가 2-입력 AND 게이트이고 반전 (inversion)이 에지에 존재하는 And-Inverter Graph (AIGs)로 표현된 불리언 네트워크 (Boolean networks)로 모델링함으로써 기호 기반 학습 (symbolically enabled learning)을 통합합니다. 각 유향 연결 (directed connection)은 지식 그래프 임베딩 (Knowledge Graph Embedding, KGE) 프레임워크 내에서 트리플 (triple)로 표현되어, 다중 홉 (multi-hop) 구조적 문맥을 유지하면서도 노드당 컴팩트하고 일정한 크기의 표현을 생성합니다. AIG의 제한된 팬인 (fan-in)과 균일한 의미론 (semantics)은 훈련 및 추론 복잡도가 에지 수에 따라 선형적으로 확장되도록 보장하여, HT 탐지의 주요 확장성 병목 현상을 해결합니다. 깊은 데이터패스 (datapaths) 전반에 걸친 기호 기반 학습을 통해 모델은 회로 구조와 잠재적인 트로이잔 트리거 (Trojan triggers) 및 페이로드 (payloads)를 나타내는 드물고 기능적으로 일관되지 않은 연결을 구별할 수 있습니다. 대규모 SoC 벤치마크에 대한 실험은 트로이잔 노드와 정상 (benign) 노드 사이의 명확한 기하학적 분리 및 실질적인 확장성을 입증합니다.