우리는 실험과 시스템 수준의 시뮬레이션을 통해, 회로 수준의 보상 기술(circuit-level compensation techniques)과 알고리즘 수준의 배치 정규화 재교정(batch normalization recalibration)을 모두 사용함으로써 데이터 유지 손실(retention loss)이 추론 정확도 저하에 미치는 영향을 성공적으로 완화할 수 있음을 보여줍니다. 실험은 표준 65 nm CMOS 공정으로 제작된 아날로그 인메모리 컴퓨팅(analog in-memory computing)용 단일 폴리 플로팅 게이트(single-poly floating-gate, FG) 아날로그 비휘발성 메모리 어레이에서 수행되었습니다. 우리는 VGG-10/CIFAR-10 및 WideResNet-28-10/CIFAR-100과 같은 신경망 모델에 미치는 시스템 수준의 영향을 평가하기 위해, 실험을 통해 교정된 데이터 유지 손실 통계 모델을 사용합니다. 우리는 프로그래밍 후 60일이 지난 시점에서도 결합된 완화 기술을 통해 기준 추론 정확도(baseline inference accuracy)를 2-4% 이내로 회복할 수 있음을 보여줍니다.