언어에서 논리로: LLM 및 형식적 표현을 통한 RTL 명제 생성 연결
요약
본 논문은 자연어 명세를 기반으로 SystemVerilog Assertions(SVA)를 자동으로 생성하는 ProofLoop라는 새로운 에이전트를 소개합니다. ProofLoop는 검색 증강 생성(RAG), EDA 도구 호출, 그리고 형식 검증 피드백을 반복적으로 활용하는 '솔버-인-더-루프' 접근 방식을 사용합니다. 이 프레임워크는 설계 컨텍스트를 자율적으로 수집하고, 최대 3회의 검증 라운드를 통해 SVA를 생성 및 개선함으로써 높은 문법적/기능적 정확도를 달성함을 입증했습니다.
핵심 포인트
- SVA 작성의 어려움(전문 지식 필요)을 해결하기 위해 LLM 기반 자동화 접근 방식을 제시함.
- ProofLoop는 RAG, EDA 도구 호출(JasperGold), 그리고 형식 증명 피드백을 통합한 '솔버-인-더-루프' 아키텍처를 사용합니다.
- 에이전트는 설계 컨텍스트 수집과 SVA 생성/개선 과정을 반복적으로 수행하여 정확도를 높입니다.
- 벤치마크 평가 결과, ProofLoop는 93.7%의 문법적 및 82.0%의 기능적 정확도를 달성했습니다.
SystemVerilog Assertions (SVA) 는 디지털 하드웨어의 형식 검증에 필수적이지만, 수동으로 작성하려면 검증 대상 설계와 시간 논리 (temporal logic) 에 대한 상당한 전문 지식이 필요합니다. 최근 연구에서는 대형 언어 모델 (LLMs) 을 사용하여 SVA 생성을 자동화하는 것을 탐구해 왔으나, 기존 접근 방식은 잘못된 신호 참조, 누락된 타이밍 제약 조건, 그리고 형식적 정확성 보장이 부족하다는 단점이 있습니다. 본 논문은 자연어 명세를 사용하여 SVA 를 생성하는 솔버-인-더-루프 (solver-in-the-loop) 접근 방식을 사용하는 도구 강화형 ReAct 에이전트인 ProofLoop 를 소개합니다. 이 에이전트는 두 단계로 작동합니다: A 단계에서는 AST 인덱싱 벡터 데이터베이스에 대한 의미론적 검색과 JasperGold 구조적 쿼리를 포함한 EDA 및 형식 도구를 호출하여 설계 컨텍스트를 자율적으로 수집하고, B 단계에서는 최대 고정 (여기서는 3 회) 검증 라운드 동안 JasperGold 형식 증명 피드백을 사용하여 SVA 를 생성하고 반복적으로 개선합니다. 우리는 ProofLoop 를 FVEval Design2SVA 설계 벤치마크에서 평가하여 이 프레임워크가 93.7% 의 문법 정확성과 82.0% 의 기능적 정확성을 달성할 수 있음을 보여줍니다. 제거 연구 (ablation study) 는 각 구성 요소, 즉 리트리벌-오거멘티드 제너레이션 (RAG), JasperGold 도구, 및 검증 루프가 모두 크게 (그리고 직교적으로) 기여함을 확인합니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 arXiv cs.AR의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기