Insights
AI가 자동으로 큐레이션·번역·정리하는 기술 동향 피드입니다.
양자 내성 암호(PQC)의 핵심 연산인 NTT를 가속하기 위한 고성능 하드웨어 아키텍처를 제안합니다. 중복 수 표현과 통합 버터플라이 유닛을 통해 연산 오버헤드를 줄이고 FPGA 리소스 효율성을 극대화했습니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 arXiv cs.AR의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기양자 내성 암호 (Post-quantum cryptography, PQC) 및 프라이버시 보호 기술은 미래의 보안 통신 시스템에서 핵심적인 역할을 할 것으로 기대됩니다. ML-KEM (CRYSTALS-Kyber) 및 ML-DSA (CRYSTALS-Dilithium)와 같은 격자 기반 (Lattice-based) PQC 스킴은 고차 다항식 산술 (large-degree polynomial arithmetic)에 크게 의존하며, 이로 인해 정수론적 변환 (Number Theoretic Transform, NTT)이 핵심적인 계산 프리미티브 (computational primitive)가 됩니다. 기존의 하드웨어 가속기들은 NTT와 INTT를 모두 지원하기 위해 병렬성 (parallelism)과 파이프라이닝 (pipelining)을 활용하지만, 모듈러 감소 (modular reduction) 및 보정 (correction) 단계의 오버헤드, 역변환 스케일링 (inverse-transform scaling) 연산, 그리고 최적화되지 않은 FPGA 구현으로 인해 효율성이 제한되는 경우가 많습니다. 본 연구는 최적화된 통합 버터플라이 유닛 (unified butterfly units)을 기반으로 한 병렬 반복 NTT/INTT 가속기를 제안함으로써 이러한 한계점을 해결합니다. 우리는 Montgomery 모듈러 곱셈 (Montgomery modulo multiplication)과 결합된 뺄셈-곱셈 (subtract-multiply) 연산 모두에 대해 조건부 보정 (conditional corrections)을 제거하는 새로운 중복 수 표현 (redundant number representation)을 도입하며, 전용 스케일링 유닛을 피하기 위해 역변환 스케일링을 기존 산술 하드웨어에 통합합니다. 또한, FPGA DSP 리소스에 효율적으로 매핑되어 하드웨어 비용을 줄이면서도 높은 동작 주파수를 가능하게 하는 계층적 Montgomery 승산기 (Montgomery multipliers)를 설계합니다. FPGA 기반 실험 결과는 더 높은 클록 주파수 (clock frequencies), 감소된 실행 시간, 그리고 경쟁력 있는 리소스 활용도를 입증하며, PQC 및 관련 프라이버시 보호 애플리케이션을 위한 효율적인 NTT 가속을 지원합니다.