Insights
AI가 자동으로 큐레이션·번역·정리하는 기술 동향 피드입니다.
유연 소자(FE) 내 혼성 신호 회로 테스트를 위한 분산 지연 기반 BIST 프레임워크를 제안합니다. IGZO-TFT 기반의 링 발진기와 VCO를 활용하여 기존 설계 대비 면적과 전력을 획기적으로 줄였습니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 arXiv cs.AR의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기인듐 갈륨 아연 산화물 박막 트랜지스터 (IGZO-TFTs) 기반의 유연 소자 (Flexible electronics, FE)는 초저전력 웨어러블 애플리케이션을 위해 부상하고 있습니다. 그러나 패키징의 부재, 제한된 핀(pin), 그리고 높은 소자 가변성으로 인해 기존의 자동 테스트 장비 (Automatic Test Equipment, ATE)는 FE 내의 아날로그/혼성 신호 (analog/mixed-signal) 회로를 테스트하기에 비실용적입니다. 본 연구는 기능적 타이밍 블록이자 분산 지연 기반 BIST 프레임워크의 핵심 구조 역할을 하는 이중 목적의 링 발진기 (Ring Oscillator, RO) 및 전압 제어 발진기 (Voltage-Controlled Oscillator, VCO)를 제시합니다. 이 발진기들은 이전의 IGZO-TFT 설계보다 1100배의 면적 감소와 5600배 낮은 전력을 달성합니다. 각 RO 단계 내에 임베디드된 경량 디지털 BIST는 결함 탐지를 위한 단계별 지연 모니터링을 가능하게 합니다. 이 BIST는 단 3%의 전력 오버헤드만으로 개별 결함에 대해 93%, 다중 동시 결함에 대해 88%의 결함 커버리지를 달성합니다.