SPICE netlist를 사람이 읽을 수 있는 schematic(회로도)으로 변환하는 것은 전자 설계 자동화 (EDA) 분야의 오래된 문제입니다. 시뮬레이터와 머신러닝 (Machine Learning) 파이프라인은 netlist를 쉽게 생성하지만, 설계자들은 다이어그램을 통해 회로를 추론합니다. 최근의 학습 기반 접근 방식들은 netlist를 확률적으로 schematic으로 변환하지만, 생성된 그림이 원래의 연결성 (Connectivity)을 보존한다는 보장을 제공하지 못하며, 회로가 커질수록 정확도가 급격히 저하됩니다. 본 논문에서는 계층적 (Sugiyama-style) 그래프 레이아웃을 사용하여 SPICE netlist를 LTspice .asc schematic으로 변환하는 결정론적 (Deterministic) 컨버터인 Weave를 제시하며, round-trip 연결성 검사를 통해 모든 출력을 인증합니다. 즉, 생성된 schematic을 다시 netlist로 파싱하여 입력값과 net 단위로 비교합니다. 결과는 두 파티션이 동일할 때만 정확한 것으로 보고되어, 유사도 점수가 아닌 이진(Binary) 정확성 인증을 제공합니다. Weave는 의존성 없는 단일 파일로서 완전히 클라이언트 측에서 실행되며, 5093개의 LTspice 심볼에 대한 pin table을 내장하고 있습니다. 최첨단 LLM 컨버터인 Schemato가 사용한 것과 동일한 공개 Circuits-LTSpice 테스트 세트(117개 회로, LTspice로 netlist 생성)에서, Weave는 100% 컴파일 및 100% round-trip 검증된 연결성 등가성을 달성했습니다. 이는 Schemato가 보고한 76%의 컴파일 성공률 및 0.35의 graph-edit-distance 유사도와 대조적입니다. 특히, 해당 세트의 73%는 Schemato가 연결성 정확도를 잃기 시작한다고 보고한 5개 구성 요소 임계값을 초과합니다. 더 크고 어려운 코퍼스인 공식 Analog Devices LTspice 데모 컬렉션의 3460개 netlist 가능 회로에 대해, Weave는 88.4%의 회로에서 정확한 연결성을 검증했으며, 나머지 실패 사례는 밀집된 다중 핀 (Multi-pin) 전원 모듈이라는 잘 알려진 단일 클래스에 집중되어 있습니다.