STISA: 알고리즘 및 하드웨어 공동 설계를 통한 0.16 GOPS/W/PE 단일샷 추론 FPGA 기반 SNN 가속기

요약

본 연구는 스파이킹 신경망(SNNs)의 배포 한계를 극복하기 위해 STISA라는 통합 알고리즘-하드웨어 공동 설계 프레임워크를 제안합니다. 이 프레임워크는 Temporal Split Compression (TSC), TPOS 매핑, BMS 아키텍처 등을 결합하여 시공간 병렬 처리를 최적화했습니다. 그 결과, FPGA 프로토타입에서 기존 대비 높은 속도 향상과 전력 감소를 달성하며 0.16 GOPS/W/PE의 우수한 에너지 효율성을 입증했습니다.

핵심 포인트

• STISA는 SNNs의 시간적 중복성을 줄이는 TSC 기법을 사용합니다.
• 하드웨어 측면에서 TPOS 매핑과 BMS 아키텍처를 공동 최적화했습니다.
• FPGA 프로토타입은 최대 7.99배 속도 향상 및 전력 감소 효과를 보였습니다.
• 최종적으로 0.16 GOPS/W/PE의 높은 에너지 효율성을 달성했습니다.