확률적 스파이킹 뉴런(Stochastic spiking neurons)은 정확한 산술 연산 대신 제어된 무작위성을 사용하여 면적을 줄이고 입력 노이즈를 허용하며, 이는 이벤트 기반(event-driven) 엣지 하드웨어에 적합합니다. 본 논문에서는 SkyWater 130 nm 공정의 표준 셀 CMOS 상에서 구현되어 공개적으로 배포되는 소형의 구성 가능한 확률적 Leaky Integrate-and-Fire (LIF) 뉴런을 제시합니다. 16비트 구성 가능한 다항식 선형 피드백 시프트 레지스터 (LFSR, Linear-Feedback Shift Register)가 베르누이 발화 확률 (Bernoulli firing probability)을 설정하는 8개 항목의 프로그래밍 가능한 활성화 테이블을 구동하며, 프로그래밍 가능한 임계값(threshold)과 0~7 사이클의 불응기 (refractory period)를 가진 포화형 16비트 누적기 (leaky integrator)가 스파이크 열 (spike train)을 생성합니다. 모든 파라미터는 16개 레지스터 직렬 인터페이스를 통해 설정되며, 뉴런은 병렬 입력 또는 완전히 레지스터 파일로부터 동작합니다. 레지스터 전송 코드 (RTL, Register-Transfer Level)와 비트 단위로 일치하도록 모델 검증을 수행한 결과, 최대 길이 다항식의 경우 주기는 65,535 상태이며 배포된 기본값의 경우 63입니다. 8비트 비교 값은 전체 주기 동안 균일하며, 항목당 발화 확률은 테이블 값을 256으로 나눈 값과 같습니다. 또한 시스템 수준의 모델에서는 드러나지 않는 특성을 분석했습니다. 비교된 바이트가 매 사이클마다 1비트씩 이동하기 때문에, 비교기 출력은 짧은 시차(lag)에서 직렬 상관관계(serially correlated)를 가지며 시차 8 근처에서 음의 로브(negative lobe)를 형성합니다. 16 사이클마다 서브샘플링(subsampling)을 수행하면 백색성(whiteness)이 회복됩니다. Rate-coding 스윕 결과, 입력 가중치(weight)와 임계값에 의해 출력 속도가 단조적으로 제어됨을 보여주며, 불응기는 속도를 '불응기+1' 사이클당 1개의 스파이크로 제한합니다. 이 뉴런은 단일 Tiny Tapeout 타일에서 70% 점유율로 약 10,600 $\mu\text{m}^2$의 면적을 차지하며, 양의 마진을 가진 50 MHz 타이밍을 충족하고, 레지스터 전송 및 게이트 수준에서 18개의 지향성 cocotb 테스트를 통과합니다. 모든 결과는 시뮬레이션과 오픈 플로우(open flow)를 통한 프리 실리콘 (pre-silicon) 결과입니다. 이 뉴런은 별도로 보고된 4개 블록 뉴로모픽 제품군의 오픈 소스 동반 제품입니다.