SK하이닉스 H-TPU, 기존 CPU 전력의 2.5%로 SSD 컨트롤러 공략

SK하이닉스가 SSD 컨트롤러 연산에 최적화한 프로세서 구조인 'H-TPU'를 공개했습니다. 한국에서 열린 2026 국제 SoC 디자인 학술대회(ISOCC)에서 이 기술을 발표하며, 현대 스토리지 컨트롤러 내부에 범용 CPU를 사용할 때 발생하는 전력 소모와 칩 면적 부담을 줄이는 해결책이라고 설명했습니다.

SK하이닉스는 GPU 성능과 PCIe 대역폭이 급격히 증가함에 따라 SSD 컨트롤러가 병목 지점으로 떠올랐다고 지적합니다. 기존 컨트롤러 CPU는 플래시 변환 계층(FTL) 관리, 오류 처리, 가비지 컬렉션, 스케줄링, 데이터 전송 경로 제어 등 수백 가지 세부 작업을 도맡아 처리해야 합니다. 범용 CPU 성능을 높이면 유연성은 확보할 수 있지만, 전력 소모가 함께 증가하고 응답 지연 시간이 불규칙해지는 문제를 낳습니다.

H-TPU는 여러 기능 단위로 나뉜 프로그래머블 트랜잭션 프로세서를 활용합니다. 복잡한 비순차적 명령어 실행(Out-of-Order) 구조를 갖춘 대형 슈퍼스칼라 CPU 코어 하나에 의존하는 대신, 소형 프로세싱 클러스터 여러 개에 제어 작업을 분산합니다. SK하이닉스는 고성능 비순차 실행에 필요한 부가 회로를 덜어내고 4단계 파이프라인으로 구조를 단순화했다고 밝혔습니다.

SK하이닉스 발표에 따르면, 단일 H-TPU 코어 면적은 범용 CPU 코어 대비 약 25분의 1 수준입니다. 전력 소모 역시 기존 CPU 대비 약 25분의 1, 즉 2.5% 수준까지 낮출 수 있다고 설명합니다. 다만 해당 수치는 아키텍처 설계 단계에서 도출한 이론적 수치이므로, 향후 실제 실리콘 반도체 측정을 통해 검증을 거쳐야 합니다.

해당 아키텍처는 인공지능 텐서 가속기가 아닙니다. 인공신경망 학습이나 추론이 아니라 스토리지 제어를 주 목적으로 삼습니다. 명칭에 포함된 'TPU'로 인해 행렬 연산 엔진으로 오해할 소지가 있기에 명확한 구분이 필요합니다. H-TPU는 스토리지 트랜잭션을 효율적으로 처리하면서, 특정 작업 수행 시 필요한 기능 모듈만 선별 가동하도록 설계했습니다.

SK하이닉스는 기업용 SSD 컨트롤러를 비롯한 차세대 낸드 제품군에 이 기술을 단계적으로 도입할 계획입니다. 자사 차세대 스토리지 아키텍처 및 고대역폭 플래시 제품군과 H-TPU를 결합하겠다는 구상도 제시했습니다. 고밀도 서버 환경에서 다수 드라이브를 상시 구동하는 기업용 SSD 특성상, 전용 컨트롤러 도입은 전력 효율을 대폭 개선합니다. 컨트롤러 전력 절감은 직접 소모 에너지를 줄일 뿐 아니라, 스토리지 서브시스템 전체 냉각 부담까지 낮추는 효과를 냅니다.

아울러 지연 시간 일관성을 유지하는 데에도 긍정적인 영향을 미칠 수 있습니다. 범용 코어는 다수 펌웨어 작업이 실행 자원을 두고 경합할 때 반응 속도가 불규칙해지기 쉽습니다. 반면 분산형 트랜잭션 아키텍처는 특정 제어 연산을 격리 처리함으로써 예측 가능한 지연 시간 프로파일을 확보하도록 돕습니다.

물론 절충점도 존재합니다. 특화 연산 유닛은 이미 정립된 스토리지 기능 처리에는 효율적이지만, 새로운 낸드 프로토콜이나 보안 규격, 호스트 인터페이스 표준이 등장할 때는 유연성이 떨어질 수 있습니다. 프로그래머블 설계를 도입해 유연성을 유지하려 했으나, 개발 진영에서는 여전히 낯선 아키텍처와 개발 툴체인을 새로 지원해야 하는 부담을 안게 됩니다.

SK하이닉스는 아직 소비자용 SSD 제품명이나 컨트롤러 샘플 공급 일정, 공식 벤치마크 결과, 양산 출시 시점을 구체적으로 공개하지 않았습니다. 첫 적용 대상은 전력 효율과 균일한 지연 시간 확보가 새로운 컨트롤러 아키텍처 개발 비용을 충분히 정당화하는 기업용 시장이 될 가능성이 높습니다.

H-TPU가 주목받는 이유는 순수한 낸드 인터페이스 전송 속도보다 컨트롤러 처리 효율이 SSD 성능 한계를 규정하는 사례가 점점 늘고 있기 때문입니다. PCIe 5.0을 비롯한 차세대 인터페이스는 방대한 양의 데이터를 전송할 수 있으나, 불필요한 전력 낭비 없이 트래픽을 정밀하게 통제하는 역량 역시 그에 못지않게 중요해지고 있습니다.

사양 SK하이닉스 H-TPU
제품 유형 프로그래밍 가능한 SSD 트랜잭션 프로세서
주요 워크로드 NAND 및 SSD 컨트롤러 작업
파이프라인 단순화된 4단계 설계
아키텍처 분산 기능 프로세싱 단위
주장 면적 범용 CPU 코어의 약 1/25
주장 전력 비교 가능한 CPU 구현의 약 2.5%
AI 텐서 가속기 아니요
계획된 제품 엔터프라이즈 SSD 컨트롤러 및 Storage Next
현재 가용성 아키텍처 발표
독립적인 실리콘 테스트 아직 불가

출처: IT Home

원문 출처: Guru3D

※ 해당 기사는 퀘이사존 공식 기사가 아닌 해외 뉴스/기사를 번역한 기사입니다.
퀘이사존 견해와 주관은 포함되어 있지 않습니다.