RISC-V 설계에 대한 Verification and Validation (V&V)-in-the-Loop: BZL 의 전체적 비전
요약
바르셀로나 제타스케일 랩(BZL)은 RISC-V 기반 고성능 컴퓨팅 칩 설계를 위해 포괄적인 프리실리콘 검증 및 검증(V&V) 방법론을 제시합니다. 이 접근법은 UVM 기반 RTL 검증 환경, 시스템 수준의 FPGA 기반 하드웨어-소프트웨어 검증 플랫폼, 그리고 지속적인 자동화를 위한 CI/CD 흐름이라는 세 가지 상호 보완적인 플랫폼을 통합합니다. BZL의 V&V 루프는 RISC-V 칩 설계의 기능적 정확성과 시스템 수준 검증을 보장하는 견고하고 확장 가능한 기반을 제공하며, 유럽의 전략적 하드웨어 개발 이니셔티브에 기여할 것으로 기대됩니다.
핵심 포인트
- BZL은 RISC-V 고성능 컴퓨팅 칩 설계를 위한 포괄적인 V&V 방법론을 구축합니다.
- 제시된 V&V 접근법은 UVM 기반 RTL 검증, FPGA 기반 시스템 레벨 하드웨어-소프트웨어 검증, 그리고 CI/CD 자동화의 세 가지 핵심 플랫폼으로 구성됩니다.
- 이 통합된 루프는 RISC-V 칩 설계의 기능적 정확성과 시스템 수준 검증을 보장하는 견고하고 확장 가능한 개발 환경을 제공합니다.
- BZL 프로젝트는 유럽의 전략적 하드웨어 및 컴퓨팅 역량 강화에 기여하는 것을 목표로 합니다.
바르셀로나 제타스케일 랩 (Barcelona Zetascale Lab, BZL) 프로젝트는 RISC-V 기반 고성능 컴퓨팅 칩의 설계 및 제조 분야에서 유럽의 역량을 강화하는 것을 목표로 합니다. 이 맥락에서 우리는 매우 견고한 RISC-V 칩 설계를 대상으로 하는 전체적 프리실리콘 verification and validation (V&V) 방법론을 제시합니다. 본 논문은 세 가지 상호 보완적인 플랫폼을 통합한 BZL 의 V&V 접근법에 대한 개요를 제공합니다: (1) RTL 기능을 철저히 검증하기 위한 UVM 기반 검증 환경, (2) 시스템 수준의 프리실리콘 하드웨어-소프트웨어 RTL 검증을 가능하게 하는 FPGA 기반 검증 플랫폼, 그리고 (3) 이러한 도메인 전반에 걸쳐 빌드, 배포 및 테스트를 지속적으로 자동화하는 CI/CD 흐름입니다. 이러한 플랫폼들을 산업 등급의 V&V 루프에 내장하고 대규모 CPU 및 FPGA 하드웨어 인프라를 활용함으로써 BZL 프로젝트는 신뢰할 수 있는 하드웨어 개발과 소프트웨어 통합의 지속적 진화를 가능하게 합니다. 우리는 BZL 의 V&V 흐름이 RISC-V 칩 설계의 프리실리콘 기능적 정확성과 시스템 수준 검증을 보장하는 견고하고 확장 가능한 기반을 대표하며, 유럽의 전략적 이니셔티브 (예: EPI 및 DARE) 와 그 너머를 위한 핵심 활성화 요인이 될 수 있다고 믿습니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 arXiv cs.AR의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기