RISC-V 설계에 대한 Verification and Validation (V&V)-in-the-Loop: BZL 의 전체적 비전

요약

바르셀로나 제타스케일 랩(BZL)은 RISC-V 기반 고성능 컴퓨팅 칩 설계를 위해 포괄적인 프리실리콘 검증 및 검증(V&V) 방법론을 제시합니다. 이 접근법은 UVM 기반 RTL 검증 환경, 시스템 수준의 FPGA 기반 하드웨어-소프트웨어 검증 플랫폼, 그리고 지속적인 자동화를 위한 CI/CD 흐름이라는 세 가지 상호 보완적인 플랫폼을 통합합니다. BZL의 V&V 루프는 RISC-V 칩 설계의 기능적 정확성과 시스템 수준 검증을 보장하는 견고하고 확장 가능한 기반을 제공하며, 유럽의 전략적 하드웨어 개발 이니셔티브에 기여할 것으로 기대됩니다.

핵심 포인트

• BZL은 RISC-V 고성능 컴퓨팅 칩 설계를 위한 포괄적인 V&V 방법론을 구축합니다.
• 제시된 V&V 접근법은 UVM 기반 RTL 검증, FPGA 기반 시스템 레벨 하드웨어-소프트웨어 검증, 그리고 CI/CD 자동화의 세 가지 핵심 플랫폼으로 구성됩니다.
• 이 통합된 루프는 RISC-V 칩 설계의 기능적 정확성과 시스템 수준 검증을 보장하는 견고하고 확장 가능한 개발 환경을 제공합니다.
• BZL 프로젝트는 유럽의 전략적 하드웨어 및 컴퓨팅 역량 강화에 기여하는 것을 목표로 합니다.