PPA 기반 3D-IC 파티셔닝 최적화 프레임워크 (DOPP)

요약

기존의 3D-IC netlist 파티셔닝은 근사 지표(proxy objectives)를 사용하여 최적화를 수행하고, 최종 성능 지표(PPA)는 비용이 많이 드는 평가 과정으로 취급되어 이 둘 사이에 간극이 존재했습니다. 본 논문에서 제안하는 DOPP (D-Optimal PPA-driven partitioning selection) 프레임워크는 이러한 근사치와 실제 PPA 측정 사이의 격차를 해소합니다. DOPP는 적은 후보군 평가만으로도 기존 방식과 유사한 최고 수준의 PPA 성능을 달성하며, 8개의 3D-IC 디자인에서 평균적으로

핵심 포인트

• DOPP 프레임워크는 근사 지표(proxy objectives)와 실제 PPA 측정 사이의 간극을 해소하여 파티셔닝 선택 과정을 개선합니다.
• DOPP를 적용한 결과, Open3DBench 벤치마크에서 평균적으로 혼잡도(congestion) 9.99%, 배선 길이(routed wirelength) 7.87%, WNS 7.75%, TNS 21.85% 개선을 보였습니다.
• 전체 후보군에 대한 완전 탐색 평가 대비, DOPP는 적은 수의 후보만 평가해도 유사한 최고 PPA 성능을 달성하여 평가 비용을 크게 절감합니다.
• 평가 과정을 병렬화함으로써, 기존 베이스라인과 비교 가능한 실시간 구동 시간(wall-clock runtime)을 유지하면서도 성능 향상을 제공합니다.