LLM-Driven Design Space Exploration of FPGA-based Accelerators

요약

본 논문은 대형 언어 모델(LLMs)을 활용하여 FPGA 기반 가속기의 설계 공간 탐색(Design Space Exploration, DSE) 과정을 자동화하는 프레임워크인 SECDA-DSE를 제안합니다. 기존의 하드웨어-소프트웨어 공동 설계 방법론(SECDA)은 복잡하지만 최적 설계를 찾기 위해 수동 노력이 많이 필요했습니다. SECDA-DSE는 구조화된 탐색 도구, LLM 기반 추론 엔진(RAG 및 CoT 프롬프팅), 그리고 강화 학습 피드백 루프를 결합하여 효율적인 자동화된 가속기 설계 최적화를 가능하게 합니다.

핵심 포인트

• FPGA 기반 가속기 설계는 복잡하고 시간이 많이 소요되는 과정으로, 광범위한 설계 공간 탐색(DSE)이 필요합니다.
• 제안된 SECDA-DSE 프레임워크는 LLMs를 통합하여 DSE 과정을 자동화하며, 기존의 수동 전문성 의존도를 낮춥니다.
• 프레임워크는 구조화된 DSE Explorer, RAG/CoT 기반 LLM Stack, 그리고 강화 학습(RL) 피드백 루프로 구성되어 있습니다.
• Zynq-7000 FPGA를 사용하여 합성 타이밍 및 자원 제약 조건을 만족하는 가속기 설계의 초기 평가를 통해 실현 가능성을 입증했습니다.