Insights
AI가 자동으로 큐레이션·번역·정리하는 기술 동향 피드입니다.
Linux 7.2 RISC-V 커널 업데이트를 통해 Eswin SoC 지원이 기본 설정에 포함되었습니다. 또한 커널 시작 오버헤드를 줄이기 위한 최적화와 캐시 정보 관련 메모리 누수 수정 등 다양한 코드 개선이 이루어졌습니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 Phoronix의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기RISC-V
SiFive HiFive Premier P550 또는 Eswin SoC를 사용하는 기타 RISC-V 보드를 사용하는 사용자들을 위해, 이제 RISC-V 기본 커널 설정(default kernel configuration)에서 Eswin SoC 지원이 활성화됩니다. 개발자들이 인기 있는 SiFive HiFive Premier P550 보드를 기본 RISC-V 커널 빌드가 지원하도록 보장하고자 하는 동기에 따라, RISC-V defconfig가 업데이트되어 이제 이 Eswin SoC 지원을 포함하게 되었습니다.
RISC-V는 HAVE_BUILDTIME_MCOUNT_SORT에 대한 모든 요구 사항을 충족하며, 이를 설정함으로써 링크 타임(link time)에 __mcount_loc 섹션을 정렬할 수 있는 정렬 테이블(sort table)을 사용할 수 있게 됩니다. 이는 결과적으로 ftrace 초기화 경로 내에서의 커널 시작 오버헤드(kernel start-up overhead)를 줄여줍니다.
이번 차기 커널 버전의 RISC-V에는 또한 캐시 정보(cacheinfo) 코드의 잠재적인 메모리 누수(memory leak)를 수정하는 것을 포함하여 다수의 코드 정리(code clean-ups) 및 다양한 수정 사항이 포함되어 있습니다.
Linux 7.2를 위한 RISC-V 기능 변경 사항의 전체 목록은 이 풀 리퀘스트(pull request)를 통해 확인할 수 있습니다.