임베디드 FPGA용 에너지 효율적인 LSTM 가속기 설계

요약

본 논문은 리소스가 제한된 임베디드 환경의 Field Programmable Gate Arrays (FPGAs)에서 Long Short-term Memory Networks (LSTMs)를 구동하기 위한 새로운 하드웨어 가속기 설계를 제안합니다. 이 아키텍처는 최적화 파라미터(예: DSP 사용 여부, 활성화 함수 구현 방식)를 통해 다양한 상황에 맞게 조정 가능하며, 실제 추론 테스트에서 11.89 GOP/s/W의 에너지 효율을 달성하여 기존 대비 성능 향상과 전력 소비 감소를 입증했습니다.

핵심 포인트

• 제안된 가속기는 리소스 제약이 있는 임베디드 FPGA 환경에 특화되어 LSTM 연산을 수행합니다.
• 아키텍처 설계가 파라미터화되어 있어, DSP 사용 여부나 활성화 함수 구현 방식 등 다양한 최적화가 가능합니다.
• 실시간 추론 테스트에서 32873 samples/s의 샘플 속도로 11.89 GOP/s/W라는 높은 에너지 효율을 달성했습니다.