대규모 언어 모델(Large Language Models, LLMs)은 단순히 정확할 뿐만 아니라 빠른 하드웨어를 생성할 수 있을까요? 본 논문은 510나노초(nanoseconds)의 지연 시간(latency)이 경쟁 우위를 결정하고, 프로토콜, 전략 및 규제의 진화에 따라 설계가 지속적으로 반복되는 금융 FPGA 설계 분야에서 이 질문을 조사합니다. 33개의 금융 컴퓨팅 태스크로 구성된 벤치마크인 FinHardBench와 함께, 실제 FPGA 반복 사이클을 반영하는 세 가지 실험을 제시합니다: 사양(specifications)으로부터 새로운 모듈 생성, 6단계 트레이딩 파이프라인 전반에 걸친 시스템 수준 구성(system-level configurations) 튜닝, 그리고 사양 변경에 따른 기존 모듈의 적응입니다. 1,530회 이상의 실험 라운드에서 6개의 LLM을 평가한 결과 세 가지 발견을 도출했습니다: (1) 모델들은 특정 태스크에서 최대 13.7배의 타이밍 저하(timing degradation)와 함께 1961%의 기능적 정확도(functional correctness)를 달성했습니다; (2) 시스템 수준의 설계 공간 탐색(Design Space Exploration, DSE)에서 상위 LLM들은 무작위 탐색(random search), 시뮬레이티드 어닐링(simulated annealing), 베이지안 최적화(Bayesian optimization) 베이스라인보다 더 높은 신뢰성으로 최적의 구성에 수렴했습니다 (동일한 24라운드 예산 내에서 5/5 시드 vs 0-4/5 시드); (3) 전략 수준의 사양 변경은 대부분의 모델에서 해결되지 않은 상태로 남아 있습니다. 6개 모델 전반에 걸쳐 생성(generation)과 DSE 순위는 중간 정도로 겹칩니다: 가장 강력한 코드 생성기가 가장 빠른 아키텍처 최적화기는 아니며, 가장 약한 코드 생성기(MiniMax M2.7)조차 5개 시드 중 4개에서 시스템 최적값에 도달했습니다. FinHardBench의 태스크들에서 난이도는 추상화 수준(abstraction level)보다 훈련 데이터 패턴의 가용성에 더 밀접하게 연관되어 있습니다. FinHardBench는 오픈 소스 벤치마크로 공개됩니다.