Context-aware Simopt-Power: 구조적 데이터와 시뮬레이션 메타데이터를 활용한 FPGA 설계 최적화

구현 전 동작 시뮬레이션 (Pre-implementation behavioural simulation)은 기능적 정확성을 정기적으로 검증하지만, 일반적으로 FPGA 컴퓨터 지원 설계 (CAD) 흐름에서 폐기되는 풍부한 스위칭 활동 트레이스 (switching-activity traces)를 생성하기도 합니다. 기존의 시뮬레이션 가이드 및 전력 인식 (power-aware) FPGA 최적화 방식은 이러한 메타데이터를 활용할 가능성을 보여주었으나, 많은 방식이 고정된 임계값, 좁은 결정 휴리스틱 (heuristics), 또는 제한적인 설계 인지 능력에 의존하여 종종 상당한 면적 오버헤드 (area overhead)를 초래합니다. 본 논문은 활동 메타데이터를 경량 구조적 특징 (sequential proximity, logic-depth proxies, fan-out estimates)과 결합하여 넷리스트 (netlist)의 영향력이 큰 영역을 더욱 정밀하게 타겟팅하는 시뮬레이터 가이드 최적화 프레임워크인 Context-aware Simopt-Power를 제안합니다. 또한, 우리는 경험적으로 조정된 상수들을 제거하고 이를 LUT 크기 및 매핑 제약 조건 (mapping constraints)과 같은 아키텍처 인식 파라미터 (architecture-aware parameters)로 대체하였으며, 전력 (power), 지연 (delay), 그리고 더 유용한 지표인 면적-지연 곱 (AD, area-delay product) 및 전력-지연 곱 (PD, power-delay product)을 사용하여 트레이드오프 (trade-offs)를 평가합니다. 오픈 소스 Yosys/ABC 흐름으로 구현되어 복잡한 Koios 딥러닝 가속기 벤치마크에서 평가된 Context-aware Simopt-Power는 LUT 오버헤드를 11.2%로 제한하면서 평균 6.8%의 동적 전력 (dynamic-power) 감소를 달성하여, 총체적인 설계 최적화를 가능하게 합니다.