Insights
AI가 자동으로 큐레이션·번역·정리하는 기술 동향 피드입니다.
PCIe 엔드포인트를 위한 최초의 오픈소스 소프트 코어 프로젝트입니다. 벤더 종속적인 하드 매크로 없이 데이터 링크, 트랜잭션, 애플리케이션 계층을 지원하며 표준 PIPE 인터페이스를 제공합니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 GitHub ML Hardware의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기저장소: chili-chips-ba/openCologne-PCIE
언어: C++
Stars: 77
Forks: 6
주제: 가속 (acceleration), AI, ASIC, 엔드포인트 (endpoint), FPGA, M.2, PCB, PCIe, 파이프 (pipe), RTL, 시뮬레이션 (simulation), Verilog, VIP
설명:
PCIe 엔드포인트 (EndPoint)를 위한 최초의 오픈소스 소프트 코어 (soft core)입니다. 데이터 링크 (Data Link), 트랜잭션 (Transaction), 애플리케이션 (Application) 계층을 위한 벤더 종속적인 하드 매크로 (HMs)가 없습니다. 벤더의 SerDes를 위한 표준 PIPE 인터페이스를 제공합니다. 최고 수준의 VIP, GateMate를 위한 M.2 및 에지 카드 (Edge cards)와 함께 제공되는 이식 가능하고 암호화되지 않은 자유로운 SystemVerilog RTL입니다. 이 프로젝트는 FPGA, ASIC, I/O, 가속 (acceleration), AI...에 대한 PCIe 연결성을 개방합니다.