Bolt Graphics가 고성능 Zeus GPU 테스트 칩의 테이프아웃을 성공적으로 완료하며, 컴퓨팅 비용을 17배까지 절감하는 주요 이정표를 달성했습니다.
회사는 현재 2027년 4분기 양산을 목표로 하며, 고성능 컴퓨팅(HPC), 렌더링 및 차세대 워크로드용 칩 공급을 계획하고 있습니다.
미국 캘리포니아주 서니베일, 2026년 4월 22일 /PRNewswire/ -- Bolt Graphics는 오늘 테스트 칩의 테이프아웃을 성공적으로 완료했다고 발표하며 Zeus GPU 개발에서 중요한 이정표를 달성했습니다. Zeus는 고성능 컴퓨팅(HPC), 렌더링 및 새롭게 등장하는 고연산 집약형 애플리케이션 전반에서 총 컴퓨팅 비용을 최대 17배까지 절감하도록 설계된 차세대 컴퓨팅 플랫폼입니다.
다양한 산업에서 시뮬레이션, 실시간 그래픽, 인공지능과 같은 기능을 지원하기 위한 글로벌 컴퓨팅 용량 수요는 계속 빠르게 증가하고 있습니다. 이러한 수요에 대응하기 위해 기업들은 기존 컴퓨팅 아키텍처를 비용 효율성이 아닌 최대 성능에 맞춰 최적화해 왔으며, 이에 따라 인프라 비용이 주요 제약 요소로 떠올랐습니다. 대부분의 워크로드가 여전히 이러한 아키텍처에 의존하고 있기 때문에 잠재 시장의 상당 부분은 경제적으로 실현하기 어려운 상태로 남아 있습니다.
Bolt Graphics 창립자 겸 CEO/CTO Darwesh Singh는 “컴퓨팅 수요는 기하급수적으로 증가하고 있지만 비용은 여전히 제한 요소로 남아 있습니다”라며 “우리는 차세대 컴퓨팅이 성능뿐만 아니라 효율성에 의해서도 정의될 것이라고 생각합니다. 우리의 목표는 컴퓨팅의 경제성을 근본적으로 바꾸고 차세대 워크로드의 기본 플랫폼이 되는 것입니다”라고 말했습니다.
달러당 성능
Bolt Graphics는 시장에 컴퓨팅 성능을 제공하는 데 있어 근본적으로 다른 접근 방식을 취합니다. 회사는 최대 성능만을 극대화하는 대신 달러당 성능을 최적화하면서 더 높은 성능을 구현합니다. 시스템 수준의 비용 효율성에 초점을 맞춤으로써 Zeus 플랫폼은 컴퓨팅 경제성에서 큰 폭의 개선을 제공합니다. 기존 아키텍처 대비 최대 17배의 비용 절감을 통해 Zeus는 기존에는 비용 때문에 제약을 받았던 새로운 종류의 워크로드를 가능하게 합니다.
Zeus 플랫폼은 맞춤형 GPU 아키텍처와 전체 소프트웨어 스택을 통합해 여러 컴퓨팅 시장에서 사용할 수 있도록 설계된 통합 시스템을 구성합니다. 이 플랫폼은 검증된 반도체 공정을 활용하며, 테스트 칩은 TSMC 12 FFC 공정으로 성공적으로 설계됐습니다. Zeus의 확장형 아키텍처는 5nm를 포함한 첨단 공정에도 대응합니다.
More Than Moore 수석 애널리스트 Dr. Ian Cutress는 “실리콘에서 래스터라이즈드 파이프라인을 사용하던 방식에서 대규모 실리콘 기반 패스 트레이싱으로 전환하는 것은 쉬운 일이 아닙니다”라며 “Bolt Graphics의 Zeus 테스트 칩은 최신 워크로드를 위한 비용 효율적이고 완전히 가속된 패스 트레이싱을 향한 중요한 첫걸음입니다. 이는 기존 그래픽 파이프라인과 제품의 한계를 넘어 더 넓은 시장과 새로운 종류의 그래픽 가속을 가능하게 할 수 있습니다. 업계에 매우 흥미로운 시기이며, 여러 주요 업계 관계자들이 Bolt의 발전을 주의 깊게 지켜보고 있다는 것을 알고 있습니다”라고 말했습니다.
Bolt Graphics는 양산에 앞서 이미 강한 초기 반응을 확보했다고 밝혔습니다. 5억 달러를 넘는 제품 파이프라인을 확보했으며, 기업과 개발자, 최종 사용자를 포함해 얼리 액세스 프로그램 참여자가 1만 4,000명을 넘어섰습니다.
초기 제품은 Zeus를 HPC(고성능 컴퓨팅) 및 렌더링 워크로드에 적용하는 데 초점을 맞출 예정입니다. 이러한 워크로드의 잠재 시장 규모는 550억 달러를 넘으며, 현재 해당 컴퓨팅 작업의 90% 이상이 여전히 CPU에서 실행되고 있습니다. Bolt Graphics는 플랫폼이 확장됨에 따라 게이밍과 AI 워크로드로도 영역을 확대할 계획입니다.
Bolt Graphics는 Zeus가 2027년 4분기에 양산에 들어갈 것으로 예상하고 있습니다.
