Insights
AI가 자동으로 큐레이션·번역·정리하는 기술 동향 피드입니다.
본 프로젝트는 Ethereum의 일환으로 FPGA를 활용하여 zk-SNARK 증명 생성 속도를 가속하는 아키텍처를 개발했습니다. bn128 커브 산술, 다중 지수화(multiexp), QAP 평가 등 핵심 연산을 FPGA에 오프로드하는 방법을 구현하고 AWS 환경에서 시연했습니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 GitHub ML Hardware의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기이 저장소는 Ethereum 프로젝트의 일환으로 FPGA SNARK 증명기를 개발한 결과물(진행 중)을 담고 있습니다.
본 프로젝트의 목표는 연산을 FPGA에 오프로드하여 zk-SNARK 증명 생성 속도를 가속하는 것입니다:
FPGA top level
fpga_snark_prover/ -- 이 프로젝트와 직접 관련된 파일들.
ip_cores/ -- 이 프로젝트에서 일반적인 사용을 위한 RTL ip 코어.
submodules/ -- 다른 저장소를 참조하는 Git 서브모듈.
각 목표(goal)별로 해당되는 RTL 최상위 레벨(top level)과 fpga_snark_prover 폴더 내 소스 코드가 제공되며, 이들은 개별적으로 실행할 수 있습니다. 또한 사전 컴파일된 RTL 커널도 함께 제공됩니다 (필요한 경우 바이너리 컴파일 지침 포함). 이 커널들은 Amazon AWS Vivado Vitis (SDAccel) 환경에서 가속기(accelerators)로 실행될 수 있으며, 사용자 로직과 인터페이스됩니다 (이는 fpga_snark_prover\kernel 폴더를 참조하십시오). 이 커널들은 Amazon AWS F1 FPGA 인스턴스에서 실행될 때 4개의 16GB DDR4 뱅크에 접근할 수 있습니다.
FPGA 커널에 대한 더 자세한 정보는 Xilinx Vitis 사용자 가이드 여기에서 확인할 수 있습니다.
또한 Vivado를 사용하여 프로젝트를 생성하고 각 폴더의 모든 소스를 추가한 다음, /tb/ 폴더에 있는 테스트벤치(testbenches)를 실행하여 RTL을 수정하고 시뮬레이션할 수도 있습니다.