복소수 불확실성 추정 및 하드웨어 가속을 위한 BayesCVNN

복소수 값을 다루는 작업은 신호 처리, 양자 컴퓨팅, 통신 등 다양한 첨단 분야에서 필수적입니다. 기존의 복소수 신경망(Complex-Valued Neural Networks, CVNNs)은 이러한 복소수 데이터를 효과적으로 처리할 수 있다는 장점이 있지만, 예측 과정에서 발생하는 불확실성(uncertainty)을 정량화하는 기능이 부족하다는 근본적인 한계를 가지고 있었습니다.

이에 본 연구에서는 드롭아웃 기반의 베이즈 복소수 신경망(BayesCVNNs)을 최초로 제안하며, CVNN에 불확실성 정량화 기능을 성공적으로 통합했습니다. BayesCVNN은 모듈성을 갖추고 있어 광범위한 응용 분야에 적용 가능하며, 하드웨어 구현 측면에서도 효율적입니다.

더 나아가, 복소수 값의 이중적인 특성은 설계 공간을 크게 확장시키며, 이는 레이어 혼합(layer-mixing)과 파트 혼합(part-mixing) 같은 새로운 구성을 가능하게 합니다. 본 논문은 이러한 잠재력을 극대화하기 위해 자동 검색 접근 방식(automated search approach)을 도입했습니다. 이 기법은 실수부와 허수부를 포함한 모든 구성 요소에 대해 최적의 설정을 효과적으로 식별해냅니다.

알고리즘 설계뿐만 아니라 실제 배포까지 고려하여, BayesCVNN 전용 FPGA 기반 가속기 프레임워크를 제시했습니다. 이 프레임워크는 최적화된 빌딩 블록(building blocks) 세트를 활용합니다. 실험 결과에 따르면, 자동 검색을 통해 찾은 최적의 구성이 수동으로 설계된 모델보다 더 높은 성능과 낮은 하드웨어 비용을 달성할 수 있음을 입증했습니다.

가장 주목할 만한 성과는 하드웨어 가속 측면입니다. 개발된 전용 아키텍처는 다양한 모델에서 GPU 구현 대비 약 4.5배에서 최대 13배에 이르는 속도 향상을 보여주었으며, 동시에 전력 소비는 10% 미만으로 유지했습니다. 이는 알고리즘적 개선과 하드웨어 공동 설계(Algorithm and Hardware Co-Design)가 결합된 결과로, 기존 연구의 한계를 아득히 뛰어넘는 성능을 제공합니다.