AMD는 목요일 Advancing AI 행사에서 Venice-X CPU가 2027년 하반기에 출시될 예정이라고 밝혔습니다. 이 CPU는 AMD가 현재 생산 중이라고 밝힌 Venice SP7과 동일한 Zen 6 마이크로아키텍처 (microarchitecture)를 기반으로 구축되었지만, 코어 수는 더 적고 AMD의 3D V-Cache를 활용하여 칩 위에 믿기 힘든 1152 MB의 L3 캐시 (L3 cache)를 쌓는 동시에 96코어와 최대 5.15 GHz의 클록 속도를 제공합니다.

우리는 이전에 Venice-X에 대한 예고를 들은 적이 있으며, AMD는 과거에 Milan-X 및 Genoa-X와 같이 이와 유사한 Epyc 칩의 변형 모델들을 출시한 바 있습니다. 하지만 Turin-X는 본 적이 없으며, 지금까지 Venice-X에 대한 구체적인 세부 사항을 얻지 못했습니다. 이제 우리는 Venice-X가 무엇을 제공할지에 대한 엿보기를 할 수 있게 되었으며, 이는 어떤 면에서는 Genoa-X와 유사해 보입니다.

AMD는 Venice-X에서 96코어와 1152 MB의 적층된 L3 캐시를 유지합니다. 그러나 Genoa-X와 비교했을 때 몇 가지 주요한 차이점이 있습니다. 첫째, AMD는 클록이 훨씬 더 높다고 말하며, Venice-X가 최대 5.15 GHz에 도달한다고 주장합니다 (96코어 Epyc 9684X는 최대 3.7 GHz까지 클록이 올라갑니다). Venice-X는 또한 해당 라인업의 대부분의 칩에서 사용 가능한 메모리 개선 사항을 함께 제공합니다.

이 제품은 16채널 메모리를 지원하며, 최대 8,000 MT/s의 표준 DDR5 RDIMM 또는 새로운 MRDIMM 12,800 MT/s를 통해 최대 1.6 TB/s의 총 메모리 대역폭 (aggregate memory bandwidth)을 제공합니다. Venice의 메모리 시스템은 전반적으로 Turin에 비해 대폭 증가했으며, 주로 MRDIMM에 의해 가능해진 속도 덕분에 총 대역폭이 거의 세 배로 늘어났습니다.

Venice-X는 AMD의 데이터 센터용 Zen 6 라인업 중 4가지 변형 중 하나로, 거대한 L3 캐시와 상대적으로 높은 클록 속도를 통해 주로 HPC (고성능 컴퓨팅) 워크로드를 목표로 합니다. Venice-X는 메인 Venice 제품군과 동일한 SP7 소켓을 사용합니다. Verano를 포함한 다른 Zen 6 제품군의 변형들은 대신 SP8 소켓을 사용할 예정입니다.

AMD의 표준 Venice 칩은 자체적으로 최대 1024 MB의 L3 캐시 (L3 cache)를 지원하며, 이는 이전 플래그십 제품의 거의 세 배에 달하는 수치입니다. 하지만 해당 캐시는 256개의 코어에 분산되어 있습니다. Venice-X는 전체적으로 훨씬 더 많은 캐시를 제공하지는 않지만, 해당 캐시가 훨씬 적은 수의 더 강력한 코어들을 지원하게 되므로 HPC (고성능 컴퓨팅) 워크로드에서 유용할 것입니다.

AMD는 Venice-X에 대한 다른 세부 사항이나 성능 전망을 공개하지 않았습니다. 2027년 하반기에 출시될 예정이라는 점을 고려하면, 아직 출시까지는 시간이 꽤 남아 있습니다.