AI 가속기 하드웨어를 위한 PCB 요구 사항: 제조사(Fab)가 충족해야 할 조건

AI 가속기 PCB는 상업용 전자 제품 제조 분야에서 가장 까다로운 보드에 해당합니다. 20~30개 층(layers), HDI 미세 비아(microvias), 5oz 구리 전력 공급(copper power delivery), 초저손실 라미네이트(ultra-low-loss laminates), 그리고 극한의 열 관리(thermal management)와 같은 모든 도전적인 사양들이 동시에 수렴됩니다.

이 보드들이 실제로 요구하는 사항은 다음과 같으며, 왜 순수 PCB 비용만으로도 3,000~10,000달러 이상이 소요되는지에 대한 이유입니다.

왜 20~30개 층이 시작점인가

현대적인 AI 가속기(Nvidia B200급을 생각해보세요)는 다음 항목들과 연결됩니다:

• 8~12개의 HBM3e 메모리 스택 (각각 9.6 Gbps 속도의 1024+ I/O)
• PCIe Gen6 또는 NVLink (레인당 112G PAM4, 16~72개 레인)
• 전력 공급 (Power delivery): 5001000A의 전류로 0.70.85V 코어 전압 공급
• 관리: I2C, SPI, 열 센서

이를 라우팅(Routing)하려면 다음이 필요합니다:

레이어 유형 (Layer Type)	개수	목적
신호 (Signal, 고속)	8-12	HBM, PCIe, NVLink
...

임피던스 제어(impedance control)를 위해 모든 신호 레이어에는 인접한 접지 참조(ground reference)가 필요합니다. 이것만으로도 라우팅 티어(routing tier)당 2개의 레이어가 필요함을 의미합니다. 68개의 라우팅 티어와 48개의 전원 평면(power planes)을 고려하면, 20개 이상의 레이어는 과잉 설계가 아니라 비용 최적화된 솔루션이 됩니다.

전력 공급: 1V 미만에서 500A

50mm 너비의 평면에 있는 표준 1oz 구리는 약 30A를 전달합니다. 500A를 공급하려면:

구리 무게 (Copper Weight)	50mm 너비당 전류	필요한 평면 수
1oz (35um)	~30A	17 (불가능)
...

실제 설계에서는 46개의 전원/접지 쌍(power/ground pairs)에 35oz 구리를 사용합니다. BGA 연결에는 거대한 비아 어레이(via arrays)가 사용됩니다: 300500개의 전원 핀이 사용되며, 각 비아는 12A를 전달합니다.

PDN 임피던스 목표: VRM에서 BGA까지 DC 기준 < 0.5 밀리오옴(milliohm). 이 수치에서는 모든 마이크로옴(microhm)이 중요합니다.

신호 무결성 (Signal Integrity): 112G PAM4 재료 요구 사항

112G PAM4 (56 Gbaud, ~28 GHz에서 Nyquist)는 PCB 재료에 매우 가혹한 요구 사항을 제시합니다:

파라미터 (Parameter)	표준 FR-4	Megtron 6	Megtron 7
Df @ 12.5 GHz	0.020	0.002	0.001
...

10 GHz 이상에서는 구리 표면 거칠기(copper surface roughness)가 손실을 지배합니다. HVLP (Hyper Very Low Profile) 포일은 필수적입니다. 표준 RTF는 28 GHz에서 인치당 3~4 dB의 손실을 추가합니다.

FR-4는 완전히 사용할 수 없습니다. 28 GHz에서 6인치 트레이스(trace)는 20 dB 이상의 손실을 발생시킵니다. 아이 다이어그램(eye diagram)이 사라지게 됩니다.

백드릴링 (Backdrilling): 16 GHz 이상에서 필수적인 단계

24층(3.5mm) 보드에서의 관통 비아(through-via)는 신호가 나가는 지점부터 비아 끝단까지 스텁(stub)을 생성합니다. 28 GHz에서는 단 0.5mm의 스텁만으로도 파괴적인 공진(resonance)을 일으킵니다.

백드릴링(Backdrilling)은 사용되지 않는 부분을 제거합니다:

• 목표 스텁 길이: < 200um
• 필요한 드릴링 정밀도: +/-75um (3mil)
• 적용 대상: 외부 레이어에서 종료되지 않는 모든 고속 신호 비아(high-speed signal vias)

백드릴링이 없으면 비아 스텁은 16 GHz 이상의 채널 성능을 저하시키는 노치 필터(notch filter) 역할을 합니다. 이는 112G 신호 전송(signaling)을 위해 타협할 수 없는 사항입니다.

400W+ TDP를 위한 써멀 비아 어레이 (Thermal Via Arrays)

50x50mm 영역에 400W가 집중되는 상황에서:

비아 구성	유효 열전도율
써멀 비아 없음 (FR-4 전용)	0.3 W/mK
...

AI 보드는 다이 섀도우(die shadow) 아래에 1,0002,000개의 구리 충전 써멀 비아(copper-filled thermal vias)를 사용하며, 이를 35oz 내부 평면(internal planes)에 연결하여 측면 열 확산(lateral heat spreading)을 유도합니다 (구리의 평면 방향 열전도율: 400 W/mK).

PCB는 1030W를 보드 가장자리로 전달하며, 나머지 370W+는 상단의 히트싱크(heatsink) 또는 베이퍼 챔버(vapor chamber)를 통해 배출됩니다. 하지만 보드를 통과하는 이 1030W는 솔더 조인트 피로(solder joint fatigue)를 유발할 수 있는 핫스팟(hotspot) 형성을 방지합니다.

제조 수율의 현실

보드 유형	일반적인 초도 수율 (First-Pass Yield)
8층 표준 보드	95-98%
...

종횡비(Aspect ratio)가 수율을 떨어뜨리는 주요 원인입니다. 3.5mm 두께의 24층 보드에 0.2mm 비아를 사용할 경우 종횡비는 17.5:1이 되며, 이는 대부분의 제조사(fabricator)가 가진 표준 역량인 12:1을 초과합니다.

해결책: 최소 0.25mm 드릴(14:1), 유효 깊이를 줄이기 위한 백드릴링(backdrilling), 또는 전체 깊이의 비아를 완전히 피하기 위한 HDI 구조 등이 있습니다.

비용 방정식

전형적인 AI 가속기 캐리어 보드 (24층, 200x200mm, Megtron 6, 5oz Cu, HDI 2+N+2)의 경우:

• 10개 제작 시: 유닛당 $3,000-5,000
• 100개 제작 시: 유닛당 $1,200-2,500
• 1000개 제작 시: 유닛당 $600-1,200

이 수치들은 프리미엄 소재, 높은 레이어 수, 두꺼운 구리(heavy copper), HDI 공정, 엄격한 공차(tight tolerances), 그리고 낮은 수율 등 모든 고가의 PCB 특성들이 결합된 결과입니다.

요약 사양 표 (Summary Spec Table)

파라미터 (Parameter)	AI 가속기 요구 사항 (AI Accelerator Requirement)
레이어 수 (Layer count)	20-30
...

지난 18개월 동안 AI 하드웨어 보드 문의가 기하급수적으로 증가하고 있습니다. 이러한 복잡성은 제조 역량의 한계를 밀어붙이고 있습니다. 특히 높은 레이어 수(high layer count), Megtron 소재, 그리고 두꺼운 구리(heavy copper)의 결합은 수율(yield) 문제를 야기합니다. 당사의 HDI 생산 라인은 5+N+5 빌드업(buildup) 및 5oz 구리를 사용하여 최대 30개 레이어까지 처리할 수 있습니다.

AI 가속기, GPU 모듈 또는 HPC 인프라를 위한 보드를 설계하고 있다면, 상세한 DFM(Design for Manufacturing) 검토 및 비용 분석을 위해 설계 파일을 업로드해 주세요.