저전력 캐시를 위한 6T SRAM 기반 혁신 아키텍처 제안

요약

본 논문은 기존의 6트랜지스터(6T) SRAM 셀을 활용하여 저전력 캐시 메모리 아키텍처를 제안합니다. 핵심 아이디어는 인접한 셀들을 컬럼 방향으로 직렬 연결(series interconnection)하는 것입니다. 이 '스태킹 효과(stacking effect)'를 이용해 특히 홀드(hold) 동작 시 발생하는 누설 전류(leakage current)를 억제함으로써, 트랜지스터 개수를 늘리지 않고도 캐시 메모리의 전력 효율을 크게 개선합니다. 시뮬레이션 결과는 제안된 아키텍처가 기존 방식 대비 낮은 누설 전력을 유지하면서 표준 6

핵심 포인트

• 인접한 6T SRAM 셀들을 컬럼 방향으로 직렬 연결하여 저전력 캐시를 구현했습니다.
• 직렬 연결을 통해 '스태킹 효과'를 활용, 홀드 동작 시 발생하는 누설 전류를 효과적으로 억제합니다.
• 아키텍처 변경에 따라 주소 지정 및 감지 구조(addressing and sensing structure)의 조정이 필요합니다.
• Keysight ADS 트랜지언트 시뮬레이션을 통해 제안된 방식이 기존 SRAM 연결 방식보다 낮은 누설 전력을 보임을 입증했습니다.