저전력 캐시를 위한 6T SRAM 기반 혁신 아키텍처 제안

본 논문은 6트랜지스터(6T) 정적 랜덤 액세스 메모리(SRAM) 셀의 직렬 연결을 기반으로 한 새로운 저전력 캐시 아키텍처를 제시합니다. 기존 SRAM 기반 캐시 메모리의 주요 문제점 중 하나는 누설 전력(leakage power)입니다. 본 연구에서 제안하는 접근 방식은 메모리 셀 자체의 트랜지스터 개수를 증가시키지 않으면서도 이 누설 전력을 줄이는 것을 목표로 합니다.

핵심적인 아키텍처 수정은 인접한 컬럼 내의 셀들을 직렬 토폴로지(serial topology)로 재구성하는 것입니다. 이러한 구조적 변경을 통해 '스태킹 효과(stacking effect)'를 활용하여 누설 전류, 특히 메모리가 데이터를 유지하는 홀드(hold) 동작 시 발생하는 누설 전류를 억제할 수 있습니다.

이러한 아키텍처 수정은 단순히 셀 연결 방식만 바꾸는 것이 아니라, 캐시의 주소 지정 및 감지 구조(addressing and sensing structure) 전반에 걸쳐 상응하는 변화를 요구합니다. 구체적으로 컬럼 구성과 리드아웃 경로(readout path) 조정이 필요합니다.

연구진은 Keysight ADS를 사용하여 트랜지언트 시뮬레이션을 수행하여 제안된 방법을 평가했습니다. 그 결과, 새로운 아키텍처가 기존의 표준 SRAM 연결 방식 대비 누설 전력을 성공적으로 감소시키는 것을 보여주었으며, 동시에 여전히 표준 6T SRAM 셀을 사용할 수 있음을 입증했습니다.

결론적으로, 본 연구는 메모리 셀 자체를 건드리지 않고도 시스템 레벨 아키텍처 변경만으로 캐시의 에너지 효율성을 크게 향상시킬 수 있는 실용적인 방안을 제시합니다.