2 nm GAAFET BSPDN 기술을 위한 후면 클럭 메시의 설계 공간 탐색

요약

본 논문은 고성능 VLSI 설계에서 후면 클럭 메시를 활용하는 새로운 접근 방식을 제시합니다. 웨이퍼 뒷면에 전력 공급을 추가하여, 2 nm GAAFET 기술 기반의 후면 클럭 메시 설계를 최초로 탐색했습니다. 이 방식은 기존 전면 메시 대비 스큐 감소, 전력 효율성 향상, 그리고 전면 배선량 절감 등에서 월등한 성능 우위를 입증했습니다.

핵심 포인트

• 후면 전력 공급을 활용하여 VLSI 설계의 새로운 옵션을 제시함.
• 2 nm GAAFET 기반 후면 클럭 메시 설계를 최초로 탐색하고 최적화함.
• 후면 메시가 기존 전면 메시 대비 스큐, 전력, 배선량 등에서 우수한 성능을 보임.
• Monte Carlo 시뮬레이션 결과, 후면 메시의 스큐 분산이 현저히 낮았음.