스파이킹 신경망 (Spiking Neural Networks, SNNs)은 이산적인 시간 이벤트 (discrete temporal events)를 통해 정보를 처리함으로써 기존의 인공 신경망 (artificial neural networks)에 대한 전력 효율적인 뉴로모픽 (neuromorphic) 대안을 제공합니다. 본 논문은 MNIST 숫자 분류에 최적화된 추론 전용 SNN 가속기의 설계 및 FPGA (Field-Programmable Gate Array) 구현을 제시합니다. 저가형 장치에 내재된 물리적 라우팅 제약 및 타이밍 병목 현상을 해결하기 위해, 우리는 유한 상태 머신 (Finite State Machine, FSM)에 의해 제어되는 시분할 (time-multiplexed) 1비트 스파이크 피딩 (spike-feeding) 메커니즘, 가중치 저장을 위한 국부 분산 메모리 (localized distributed memory), 그리고 오버플로를 방지하도록 레지스터 폭이 선택된 정수 기반의 누설 통합 발화 (Leaky Integrate-and-Fire, LIF) 뉴런 모델을 특징으로 하는 최적화된 하드웨어 마이크로아키텍처를 제안합니다. 또한, 멀티 사이클 파이프라인 방식의 argmax 및 tie-breaker 판독 (readout) 모듈은 지배적인 조합 논리 임계 경로 (combinational critical path)를 제거합니다. 784-64-10 네트워크 토폴로지를 사용하여 엔트리급 AMD Artix-7 FPGA (XC7A200T)에 구현된 제안된 파이프라인 아키텍처는 최대 동작 주파수 (Fmax)를 13.3 MHz에서 167 MHz로 증가시킵니다. 하드웨어 평가 결과, 이미지당 82 μs의 순차 처리 지연 시간 (latency)을 보여주었으며, 이를 통해 1,000개 샘플의 VHDL 시뮬레이션 배치를 0.082초 내에 완료할 수 있습니다. Vivado 구현 후 벡터 기반 전력 분석 (post-implementation vector-based power analysis) 결과, 총 온칩 전력 소비량은 0.336 W, 에너지 효율은 줄당 약 36,300개 샘플로 추정됩니다. 이러한 결과는 네트워크 크기가 시분할 실행의 실질적인 한계 내에 있다면, 제안된 마이크로아키텍처가 실시간 뉴로모픽 에지 추론 (edge inference)을 위한 자원 효율적인 솔루션을 제공함을 입증합니다.