입력 이진화를 통한 반도체 시각적 프로그램 합성의 Sim-to-Real 격차 해소

회로 기하학(geometry)에 대한 정밀한 파라미터 제어는 반도체 검사(inspection)에 필수적이지만, 충분한 실제 학습 데이터를 확보하는 것은 여전히 비용이 많이 듭니다. Diffusion models 및 Generative Adversarial Networks (GANs)와 같은 생성 모델이 학습 데이터를 증강할 수는 있지만, 계측(metrology) 작업에 요구되는 나노미터 규모의 기하학적 정확성을 보장할 수는 없습니다. 본 논문에서는 Vision-Language Model (VLM)이 검사 이미지를 회로 기하학을 설명하는 편집 가능한 Domain-Specific Language (DSL) 코드로 변환하여, 정확한 파라미터 조작을 통해 학습 데이터를 제어하며 생성할 수 있는 시각적 프로그램 합성(visual program synthesis) 프레임워크를 제안합니다. VLM은 오직 합성된 DSL 렌더링 데이터로만 학습되기 때문에, 실제 Scanning Electron Microscope (SEM) 이미지를 처리할 때 도메인 격차(domain gap)가 발생합니다. 우리는 SEM 특유의 질감(texture)과 노이즈를 제거하여 모델이 기하학적 구조에 집중할 수 있도록 하는 입력 이진화(input binarization) 전략을 통해 이 격차를 해소합니다. MIIC 데이터셋에서 이진화된 입력은 원본 입력(raw-input) 베이스라인 대비 평균 Dice coefficient를 0.4393에서 0.5256으로 향상시켰으며, 이는 단순한 질감 추상화가 sim-to-real 격차를 실질적으로 완화함을 입증합니다.