큐비트 판독(Qubit readout), 또는 큐비트 상태 판별(qubit state discrimination)은 초전도 양자 프로세서에서 가장 느리고 오류가 발생하기 쉬운 작업 중 하나로 남아 있어, 확장 가능한 양자 컴퓨팅을 위해서는 빠르고 정확하며 하드웨어 효율적인 분류가 필수적입니다. 기존의 판별기(discriminators)는 I/Q 레코드를 단일 지점으로 통합하여, 이완하는 큐비트가 남기는 증거를 폐기합니다. 전체 해상도 피드포워드 분류기(full-resolution feed-forward classifiers)는 이를 복구하지만, 현재의 제약 조건 하에서는 배포하기에 너무 비용이 많이 듭니다. 순환 분류기(recurrent classifiers)는 훨씬 저렴한 비용으로 전체 해상도를 유지할 수 있지만, 루프 캐리드 히든 상태(loop-carried hidden state)가 단일 AI Engine (AIE) 타일의 레지스터 용량에 맞지 않아 데이터 메모리로 넘치게 되며, 이는 시퀀스 길이에 따라 증가하는 지연 시간(latency)을 추가합니다. 우리는 AMD Versal 장치를 위한 하드웨어 인식 LSTM 가속기(hardware-aware LSTM accelerator)를 제시하며, 이 설계는 의존성 경계에서 분할(partitioning at the dependency boundary)하여 이를 해결합니다. 즉, AIE 배열에서의 독립적인 입력 투영(independent input projections)과 프로그래밍 가능 로직(PL)에서의 루프 캐리드 업데이트를 수행함으로써, 1,000 ns 예산 내에서 64 ns의 입력 주기를 맞춥니다.
큐비트가 판독 중 상태 변화를 겪는 경우, 우리의 설계는 403배 적은 파라미터와 약 103배 적은 DSPs를 사용하여 전체 해상도 피드포워드 네트워크의 정확도(96.59% 대 96.37%)에 필적하는 성능을 보이며, GMM 대비 상대 오차율을 68.2%, QubiCML 대비 43.6%, MF-NN 대비 16.82% 감소시킵니다. 400개의 AIE 타일 중 4개와 17개의 DSP58만 사용해도, QubiCML 및 MF-NN보다 2.2~8.2배 적은 DSP58 블록이 필요하며, AIE-PL 분할 방식은 순수 AIE 매핑 대비 노출된 테일 지연 시간(exposed tail latency)을 60.3% 절감하고, 모든 PL 구현에 비해 DSP58 사용량을 31.1배 줄입니다. 8개의 큐비트를 대상으로 했을 때, 이 소형화된 변형 모델은 평균 정확도 96.78%를 달성하여 가장 강력한 하드웨어 배포 운영 지점(operating point)을 보여줍니다. 따라서 낮은 지연 시간의 양자 판독 가속기를 설계할 때는 시간 해상도와 순환 상태 배치(recurrent-state placement)를 공동으로 고려해야 합니다.