삼성 비장의 카드인데... 엔비디아가 제동 | 핵심 층을 TSMC에서? 3나노 베이스다이 요구 보도 | 메모리 주문하던 엔비디아, 만드는

Video: 삼성 비장의 카드인데... 엔비디아가 제동 | 핵심 층을 TSMC에서? 3나노 베이스다이 요구 보도 | 메모리 주문하던 엔비디아, 만드는 방식까지 정한다
Channel: 안될공학 - IT 테크 신기술
Duration: 14m 48s
Source: subtitle (auto, ko)
Transcript:
네, 여러분 안녕하세요. 패치입니다. 삼성이 HBM4에서 아주 자신있게 내세웠던 강점이 있죠. 디램도 만들고 그 아래 들어가는 베이스 다이도 만들고요. 그리고 쌓아서 완성하는 패키징까지 할 수 있다. 우리는 설계부터 생산까지 삼성 안에서 다 한꺼번에 해결을 할 수 있다. 바로 이거였죠. 그런데 엔비디아가 여기에 다른 조건을 내걸었다는 소식이 나왔습니다. 10월 18일 서울 경제는요. 엔비디아가 맞춤형 HBM의 베이스 다이를 TSMC 3나노 공정으로 만들도록 요구를 했다고 보도를 했는데요. 와, 이게 삼성 입장에서는 아주 애매합니다. 메모리를 수하면 자체 파운더리까지 같이 활용할 수 있다고 강조를 해 왔는데 고객이 마침 그 부분은 경쟁사를 꼭 집어서 지정한 셈이니까요.이 소식을 보면 이제 여러 생각이 들 수 있습니다. 그럼 삼성의 자취 설계가 이제 막힌 걸까? TSMC가 이제 디랭까지 만드는 건가? 메모리가 부족하다면서 왜 여러 공장에 나눠서 만들지 않고 굳이 공정을 맞추려는 걸까? 자, 이렇게 여러 가지 궁금증이 들죠.

근데 거기에다가 최근에는 HBM을 더 높게 쌓히는 커녕 적층수를 낮춰 달라는 요구까지 나오고 있습니다. 그런데 이런 움직임들을 다 함께 보면요. 엔비디아가 메모리 공급망에서 뭘 가져가려고 하는지 좀 더 선명하게 보입니다. 그래서 이번 이야기의 대상은 안들공항에서 예전에 한번 다뤘던 M비디의 맞춤형 메모리 NVHBM인데요. 먼저 HBM의 위층이랑 아래층을 한번 나눠 볼게요. 위에 여러 장 쌓여 있는 코어다인는 데이터를 저장하는 디램이죠. 그리고 맨 아래에는이 디램이랑 연산칩 사이에서 신호를 주고받는 베이스 다이가 있습니다. 같은 HBM 안에 들어가지만 두 칩은 만드는 기술부터 다른데요. 디램은 좁은 공간에다 데이터를 많이 담는게 중요하고요. 베이스 다이는 데이터를 전달하고 제어하는 그런 로직 회로가 중심입니다. 베이스 다이를 만드는데 파운드리 기술이 쓰이는 그런 이유죠. 삼성도 HBM4에서 위쪽 디램에는 자체 원시 공정을 그리고 아래쪽 베이스 다이에는 파운드리의 4난노 공정을 적용을 했는데요. 그런데 MVHBM은이 아래층에다가 이을 더 맡기는 거예요.

원래 GPU 같은 연산칩에 있던 메모리 컨트롤러를 베이스 다이로 이제 옮기는 건데요. GPU 안에서는 여러 계산 회로가 동시에 데이터를 요청을 하잖아요. 그러면 메모리에는 읽고 쓰라는 요청이 한꺼번에 들어오게 됩니다. 컨트롤러는 그중에서 무엇부터 처리를 할지 그리고 디램에 어떤 구역에 접근을 할지 또 동작 사이의 간격을 어떻게 맞출지 이런 거를 조정을 하는데요.이 회로를 이제 메모리 쪽으로 옮기게 되면 GPU에서는 그만큼 공간이 생기게 되겠죠. 설계자는 그 공간을 계산 회로라든가 캐시처럼 필요한 기능에다 더 쓸 수 있습니다. 여기에 연결 회로도 이제 바꾸는 거예요. 디지털 데이터를 실제 전기 신호로 내보내고 받아들이는 회로를 파이라고 부르는데요. MBHBM은이 인터페이스가 차지하는 영역도 줄여 버립니다. 칩 사이에 신호선을 배치하는 부담을 낮추고요. 패키지 안의 공간을 더 효율적으로 쓰려는 거죠. 엠비디아는 이런 구조로 표준 HBM 4e보다 대역폭을 최대는 30% 높이고요. 그리고 HBM 소비 전력을 15%나 줄일 수 있다고 발표를 했습니다.

그런데 GPU에서 옮겨온 컨트롤러까지 넣으려면 베이스 다이에는 그만큼 더 많은 회로가 들어가야겠죠. 제한된 면적 안에서이 회로들을 빠르게 동작을 시키고 전력도 또 관리를 해야 합니다. 그러니까이 베이스 다이를 어떤 공정으로 만드느냐가 되게 중요해지는 거예요. 이번에 TSMC에서 만든다고 보도된 것도 이렇게 역할이 커진 아래층입니다. 위에 쌓는 디랭까지 TSMC가 전부 만든다는 그런 이야기는 아니고요. 그러면 삼성의 자체 설계에 제동이 걸렸다는 말은 과연 어디부터 어디까지 맞을까요? 여기에서는 설계랑 제조를 좀 구분을 해서 봐야 되는데요. 설계는 어떤 기능을 넣고 회로를 어떻게 연결할지 정하는 그런 작업이죠. 그리고 제조는 그 회로를 실제 실리콘 위에다 구현을 하는 작업이고요. 엔비디아가 설계한 GPU를 TSMC가 생산을 하는 것처럼 설계를 하는 회사랑 만드는 회사는 좀 달라질 수 있어요. 엔비디아는 공식 제품 소개에서 MVHBM의 맞춤형 베이스다이랑 메모리 컨트롤러를 자사가 설계를 하고요. 그거를 주요 메모리 업체들이랑 검증을 한다고 설명을 합니다.

세부적인 공동 설계를 어떻게 나눌 건지 그거는 아직 공개되지 않았지만 어쨌든 고객인 엔비디아가이 아래층의 구조를 주도하려는 방향은 보입니다. 삼성이 자체적으로 최적화 해 놓은 제품을 제한하는 관계에 엔비디아가 원하는 제어 구조랑 연결 방식이 더 깊이 치고 들어오는 거죠. 근데 생각을 해 보면 좀 자연스러운 부분도 있어요. 왜냐면 원래 GPU에서 하던 일을 메모리로 옮기는 거잖아요. GPU에서 어떤 요청을 보내고 메모리가 어떻게 받아서 처리를 할지 양쪽을 함께 맞춰야 하는 거죠. 그러니까 고객이 단순히 그냥 자기가 필요한 속도랑 용량을 주문하는 데서 더 깊이 들어가서 내부 회로랑 연결 방식까지 요구하게 되는 겁니다. 근데 여기에다가 제조 공정까지 누가 할 거냐? 뭐 TSMC로 이렇게 딱 지정이 된다면 삼성은 해당 주문에서 자기 파운더리를 활용할 여지가 줄어들게 됩니다. 삼성이 강조한 턴키, 그러니까 설계부터 생산이랑 패키징 이런 것까지 한꺼번에 다 제공하는 방식에는 분명 장점이 있어요. 메모리랑 파운더리 패키징 조직이 설계 단계부터 이렇게 발맞춰서 같이 움직이게 되면 속도랑 전력, 발열, 수를 다 함께 조정을 할 수가 있다는 거죠.

그런데 엔비디아는 삼성에서만 메모리를 받는게 아니죠. 하이닉스랑 마이크론의 제품도 자기 시스템에 연결을 해야 돼요. 그런데 공급사마다 제품을 구현하는 조건이 너무 달라지게 되면 엔비디아가 챙겨야 될 설계랑 검증 항목도 늘어나게 됩니다. 그러니까 삼성 안에서 얼마나 잘 맞췄는지를 더해서 여러 공급사의 제품을 자기 시스템에 또 얼마나 수월하게 연결을 할 수 있는지 그것도 볼 수밖에 없는 거죠. 결국 삼성은 자기 그 내부 통합을 통해서 경쟁력을 높이려 하는 거고요. 엔비디아는 또 공급사 간의 그런 조건들을 맞춰 가지고 자기 시스템을 관리를 하려는 겁니다. 여기에다가 패키징까지 함께 보면 엔비디아의 이번 선택이 좀 더 납득이 되는데요. 엔비디아가 맞춰야 하는 건 메모리 공급사 사이의 조건만이 아니에요. 그 메모리가 연결될 GPU랑 패키징까지 함께 봐야 합니다. 엔비디아의 주요 AI GPU는 이미 TSMC에서 생산이 되고 있습니다. 블랙벨도 TSMC의 맞춤형 4MP 공정으로 제조한다고 공식 발표를 했죠. 그리고 GPU랑 HBM을 하나의 패키지로 연결하는 대표적인 기술이 바로 TSMC의 코어스입니다.

코어스는 연산 칩이랑 HBM 등을 통합하는 그런 첨단 패키징 기술인데요. 그 안에서 인터포가 칩 사이에다 촘촘한 신호선을 연결하는 배선판 역할을 합니다. 이런 구조에 베이스다이 제조까지 더해지게 되면 GPU 제조부터 연결 패키징, HBM 아래층의 로직 제조까지 TSMC를 중심으로 해서 쭉 이어지는 그런 그림이 만들어지는 거예요. 여기에서 기대할 수 있는 이점은 이제 칩 사이의 연결 조건을 함께 맞춰 보기가 좋다는 거죠. GPU의 송신 회로랑 중간 배선 그리고 베이스 다이의 수신 회로는 서로 맞물려 있는데요. 한쪽에서 보낸 신호가 배선을 지나서 반대쪽에 도착을 했을 때 받는 회로가 정확한 값을 읽을 수 있어야 하죠. 신호가 약해지거나 도착 시간이 어긋나게 되면 보내는 쪽이랑 받는 쪽 중간 배선을 함께 살펴봐야 합니다. 전력 공급이랑 반열도 함께 계산을 해야 하고요. 제조랑 패키징을 공통된 기술 기반 위에서 준비를 하게 되면 엔비디아랑 TSMC 그리고 메모리 업체들이 이런 조건을 함께 검증을 하는데 유리하겠죠.

그러면 이제 부족한 물량은 삼성 공정에서도 나눠서 만들면 되지 않을까요? 그 경로를 준비할 수는 있습니다. 그런데 다만 같은 설계 파일을 보낸다고 두 공장에서 바로 같은 칩이 나오는게 아니에요. 같은 양의 물을 같은 시간 안에 보내려고 해도 배안의 굵기랑 길이 그리고 밸브의 성능이 다르게 되면 필요한 펌프의 힘이 달라지겠죠. 기존 실설의 배치도를 그대로 가져온다고 해서 물이 똑같이 흐르라는 법이 없습니다. 반도체도 비슷한데요. 공정마다 신호를 밀어주는 트랜지스터의 특성이랑 배선의 저항 그리고 전화가 쌓이는 성질이 다릅니다.이 차이가 신호 전달 시간이랑 소비 전력을 바꾸는 거예요. 그래서 공정을 바꾸게 되면 회로의 크기랑 배치를 조정을 하고요. 신호가 정해진 시간 안에 도착을 하는지 전력은 얼마나 쓰는지 이거를 다 다시 계산을 해야 합니다. 실제 칩을 만들어서 정상적으로 동작을 하는지 이것도 확인을 해 봐야 되고요. 파운드리가 공정별 설계 규칙이랑 소자 모델, 검증 도구를 제공을 하는 것도 바로 그런 이유에서죠.

같은 기능을 구현을 하더라도 그 공정에 맞게 설계를 하고 검증을 해야 하는 거예요. 두 가지 아니면 세 가지 제조 경로를 확보하게 되면 공급 선택지는 당연히 넓어집니다. 대신에 그 선택지를 실제로 쓰기까지 개발 시간이랑 비용이 더 들게 되죠. 엔비디아가 공통 조건을 요구하는 배경에도 이런 일정이란 검증 부담이 있을 거라고 해석을 할 수가 있을 것 같아요. 실제로 엔비디아도 메모리를 시스템에 통합하고 검증하는 그런 부담을 줄이는 거를 MBHBM의 장점으로 설명을 하고 있고요. 그런데 이렇게 설계랑 검증을 맞춰도 필요한 물량을 실제로 만들 수 있어야겠죠. 서울 경제가 인용한 UBS 전망을 보면요. 2027년 HBM 수요는 약 615억비트, 공급은 약 546억비트입니다. 예상 수요보다 약 11% 부족한 규모예요. 같은 보도에서 삼성의 기존 4난노 베이스다일 생산 체계로 맞춤력 물량까지 소화하는데 제약이 있다고 설명을 합니다. 삼성에 큰 디랭 공장이 있다는 사실이랑 특정 베이스 다이를 당장 더 만들 수 있다는 건 별개의 문제라는 거죠.

HBM은 디램이랑 베이스 다이가 모두 있어야 하는데요. 또 그걸 쌓고 연결하고 검사하는 공정도 따라와야 하고요. 어느 한 쪽만 늘려서는 완성품의 공급을 같은 비율로 늘리기가 어렵습니다. 이런 상황에서 고객은 어디에서 만들지만 따지는게 아니죠. 어떤 사양으로 만들지도 조정을 해야 합니다. 지난 8월 서울 경제는 삼성이 엔비디아 요구에 맞춰서 NVHBM용 HBM4 8단 제품을 개발을 하고 있다고 보도를 했는데요. 당초 준비했던 12단 16단보다 낮게 쌓고요. 대신 더 높은 동작 속도를 요구했다는 그런 내용입니다. HBM은 그동안 더 높이 쌓는 방향으로 발전을 해 왔잖아요. 그런데 이번에는 좀 덜 쌓고 더 빠르게 만들자는 요구가 나온 겁니다. 근데 여러분 이거를 덜 쌓게 되면 더 느려지는 거 아닐까요? 여기에서는 용량이랑 대역폭을 나눠서 봐야 되는데요. 용량은 데이터를 얼마나 담느냐 이거고 대역폭은 초당 얼마나 많이 주고받느냐이 얘기예요. 같은 디램 칩을 적게 쌓으면 용량은 줄게 되죠. 근데 외부 연결 수랑 신호 속도를 유지를 하게 된다면 이론적인 대요포까지 층수에 비례해서 꼭 같이 줄지는 않습니다.

창고의 층입구에서 처리하는 물량은 다른 조건이라는 말이에요. 신호 속도를 더 높이면 대역폭을 끌어 올릴 수도 있고요. 실제로 얼마나 빠르게 데이터를 쓸 수 있는지는 내부 동작이랑 작업 특성까지 봐야 합니다. 자, 그렇다면 제조 측면에서는 어떨까요? 같은 디램칩 24장이 있다고 생각을 해 볼게요. 12장씩 쌓으면 HBM 두 개, 여덟 장씩 쌓으면 세 개로 나눌 수가 있겠죠. 스택 하나에 들어가는 디램은 줄이고요. 스택 수를 늘리는 거예요. 적층 수가 낮아지면 칩을 얇게 가공하고 정밀하게 쌓는 그런 부담을 줄일 여지도 있습니다. 근데 여기에서 좀 주의할게 있는데요. 이걸 그대로 그냥 생산량 1.5배라고 계산을 하면 안 돼요. 베이스 다이가 두 개 대신에 세 개 필요하잖아요. 조립이랑 검사도 더해야 하고요. 앞에서 베이스타이 생산 능력도 중요하다고 제가 말씀을 드렸죠. 어느 공정이 물량을 제한하느냐에 따라서 낮게 쌓는 그런 효과도 달라지는 거예요. 거기에다가 이제 또 용량을 줄인 대가도 치어야 합니다. 모델이나 작업 데이터를 HBM에 다 담지 못하면 다른 메모리로 옮겨 가지고 처리를 하거나 또 동시에 처리할 작업량을 조정을 해야 할 수도 있어요.

데이터를 빠르게 주고받는다고 해서 저장 공간까지 늘어난다는 그런 말은 아니잖아요. 결국 어떤 구성이 유리한지는 고객이 필요한 용량이랑 속도 그리고 실제로 공급을 늘릴 수 있는 그런 조건에 달려 있습니다. 그래서 이번 엔비디어 보도는 그 조합을 고객이 구체적으로 요구를 하는 그런 사례인 거죠. 베이스 다이에 어떤 기능을 넣을지, 어떤 공정으로 만들지 이거에이어서 위에다가 디램을 몇 장을 쌓고 또 얼마나 빠르게 동작을 시킬지 그것까지 정하는 겁니다. 자, 이쯤 되면 메모리 업체들의 기술 차이가 뭐 남아 있을지 그게 궁금해지는데요. 베이스다이 공정이랑 제품 조건을 고객이 맞추게 되면 삼성이랑 하이닉스 마이크로는 그럼 뭘로 경쟁을 하게 되는 거죠? 공통으로 정해지는 부분에서는 업체가 차별화할 범위가 좀 줄어들 수는 있어요. 근데 그래도 완성된 HBM의 경쟁력은 꽤 여러 곳에서 갈리게 됩니다. 위에 쌓는 디램의 설계가 다르고 얇은 칩을 정밀하게 쌓는 기술도 다르죠. 그리고 칩이 휘는 문제를 어떻게 관리를 할지 그리고 열을 또 얼마나 잘 빼낼지 양품을 얼마나 많이 만드는지 이런 것도 되게 중요해요.

삼성은 디램의 저전력 설계랑 전력 분배를 하이닉스는 적층 과정에서의 압력이랑 힘 제어 등을 자기 기술의 강점으로 설명을 하고 있는데요. 같은 목표 속도를 만족을 하더라도 한쪽의 전력을 더 적게 쓰거나 높은 수율로 더 많은 물량을 공급을 할 수도 있는 거예요. 특히 지금처럼 제품이 부족할 때는요. 충분한 물량을 제대, 재각제각 납품할 수 있다는 거. 그 자체가 이미 큰 경쟁력이기도 하고요. 그런데 업체들의 기술 차이가 남아 있어도 그 기술을 어떤 조건으로 경쟁시키느냐 이거는 또 달라질 수 있겠죠. 엔비디아가 설계랑 제조 조건을 공통으로 맞춰 놓으면 공급사를 하나하나 추가할 때 드는 그런 부담을 줄이고요. 성능이랑 가격 납기를 비교를 해서 주문을 나누기가 수월해질 수 있습니다. 메모리 업체들은 자기 기술의 장점을 살리면서도 고객이 정한 그 구조랑 공정에 맞춰서 경쟁을 해야 하는 거예요. 삼성처럼 메모리랑 파운더리를 모두 가진 회사도 그 역량을 한꺼번에 활용할 수 있을지 그거 자체도 이제 고객의 선택에 달려 있는 거고요.

여기에서 MBDI의 영향력이 꽤 커질 수 있습니다. 완성된 메모리를 비교하고 구매하는 데서 더 들어가서 이제 업체들이 어떤 제품을 어떤 방식으로 만들어서 경쟁을 할지까지 관여을 하게 되는 거죠. 자, 그렇다면 삼성은 강점으로 가져왔던 자체 생산 전략을 접는 걸까요? 제품별로 경로를 나눠서 대응을 하는 그런 모습입니다. 표준 HBM4랑 HBM 4에는 자체 산노 베이스타일을 적용을 해 왔고요. AMD 같은 다른 고객의 맞춤량 HBM에서도 일단 텅키 방식을 유지할 방침이라고 보도가 됐습니다. NV HBM에서도 일단 자체 파운드리 활용 가능성을 준비는 하고 있어요. 서울 경제는 삼성의 2난호 공정으로 NVHBM 베이스 다이를 생산을 할 수 있는지 검증을 하고 있다고 전했는데요. TSMC의 생산 여력을 넘어서는 그 수요에 대비를 한다는 설명입니다. 이게 이제 실제 생산 선택지가 되려면 앞에서 본 그 공정별 설계 조정이란 검증을 통과를 해야겠죠. 그렇게 준비를 해 놔야지만 고객의 물량을 더 필요로 할 때 주문을 받을 수 있겠습니다.

이게 엔비디아에도 필요한 선택치일 수도 있어요. 메모리 공급사는 세 곳인데 중요한 베이스 다이의 제조가 그냥 한 곳으로 모이게 되면 그 공정이 부족해질 때 여러 공급사가 또 다 같이 영향을 받을 수가 있으니까요. 삼성으로서는 자체 파운더리가 있다는 강점을 고객이 선택을 할 만한 성능이랑 생산 능력으로 연결을 해야 합니다. 앞으로 삼성의 HBM 수주 소식이 나오면 물량이랑 함께 한 가지를 더 봤으면 좋겠어요. 그 HBM의 아래층은 누가 설계를 하고 어디에서 만드는지 요거를 좀 잘 살펴봐야겠죠. 삼성이 확보하는 사업의 범위도 거기에서 달라질 수 있을 것 같습니다. 그럼 오늘은 여기까지 패치였습니다.