미분 가능한 대리 모델을 이용한 레이아웃 전 신호 무결성 설계 공간 탐색을 위한 분할 상환 신경망 최적화

고속 신호 무결성 (Signal Integrity, SI) 분석을 위한 레이아웃 전 설계 공간 탐색 (Design Space Exploration, DSE)은 현대 전자 설계 자동화 (Electronic Design Automation, EDA) 워크플로우 내에서 시뮬레이션의 계산 비용과 반복적인 최적화 알고리즘으로 인해 제한되는 경우가 많습니다. 머신러닝 대리 모델 (Machine Learning Surrogate Models)이 시뮬레이션 단계를 가속화하더라도, 설계를 최적화하기 위해서는 여전히 반복적인 블랙박스 (Black-box) 탐색 방법을 사용해야 합니다. 이러한 반복적인 특성은 확장성이 떨어져, 멀티 코너 스윕 (Multi-corner sweeps)을 수행할 때 계산 비용이 매우 높게 발생합니다. 이에 대한 해결책으로, 본 논문은 레이아웃 전 SI 설계를 위한 분할 상환 신경망 최적화 (Amortized Neural Optimization, ANO)를 제안합니다. ANO는 완전히 미분 가능한 신경망 대리 모델을 활용함으로써 반복적인 블랙박스 추론을 완전히 제거합니다. ANO는 대리 모델로부터 분석적 그래디언트 (Analytical Gradients)를 추출하여 전역 최적화 정책 (Global Optimization Policy)을 학습합니다. 추론 시점에 최적화 문제를 반복적으로 푸는 대신, 최적화 과정을 오프라인에서 학습하여 분할 상환 (Amortized)합니다. 일단 ANO 정책이 학습되면, 단 한 번의 결정론적 순전파 (Deterministic Forward Pass)를 통해 다양한 채널 컨텍스트를 최적에 가까운 설계 파라미터로 직접 매핑합니다. ANO 프레임워크의 효율성과 정확성은 DDR5 결정 피드백 등화 (Decision Feedback Equalization, DFE), 9차원 SerDes Tx/Rx 공동 등화 (Co-equalization), 그리고 쌍 내 스큐 (Intra-pair skew) 제약 조건 하에서 아이 다이어그램 (Eye Diagram) 지표를 최적화하기 위한 DDR3 DQS 차동 쌍 라우팅 (Differential Pair Routing)을 포함한 세 가지 복잡한 SI 설계 시나리오를 통해 입증되었습니다. 개별 인스턴스별 블랙박스 알고리즘과 비교하여 최적성 측면에서 약 10%의 손실을 감수하는 대신, 3~4 자릿수(Orders of Magnitude)의 속도 향상을 실현합니다. 320,000개의 인스턴스를 포함하는 대규모 멀티 코너 SerDes 스윕 최적화의 경우, ANO는 반복 탐색 알고리즘을 사용하여 며칠이 걸렸을 계산을 밀리초 단위로 완료되는 단일 배치 순전파 (Batched Forward Pass)로 단축합니다. 이는 계산 비용이 많이 드는 SI 최적화를 실시간 및 대화형 레이아웃 전 DSE로 변환합니다.