모델 체커 지원 LLM을 이용한 자동 다중 라인 버그 복구: RISC-V 프로세서를 사례로 연구

요약

본 논문은 반도체 RTL 설계의 병목 현상인 버그 디버깅을 해결하기 위한 새로운 자동화된 방법론을 제안합니다. LLM, 어설션, 모델 체커를 결합하여 다중 라인 버그에 대한 패치를 생성하고 형식적으로 검증하는 것이 핵심입니다. RISC-V 코어 테스트 결과, 이 방법론이 복잡한 프로세서 설계에서 높은 수준의 자동화된 다중 라인 버그 복구 성능을 입증했습니다.

핵심 포인트

• LLM과 모델 체커를 결합하여 신뢰성 있는 RTL 버그 복구 방법을 제시함.
• 실패한 어설션을 활용해 LLM이 다중 라인 패치를 생성하도록 안내함.
• 모델 체커(JasperGold)를 통해 모든 후보 패치에 대한 형식적 검증을 수행함.
• RISC-V 코어에서 최대 93%의 다중 라인 버그 복구율을 달성했음을 입증함.