Insights
AI가 자동으로 큐레이션·번역·정리하는 기술 동향 피드입니다.
Insights
AI가 자동으로 큐레이션·번역·정리하는 기술 동향 피드입니다.
AI가 자동으로 큐레이션·번역·정리하는 기술 동향 피드입니다.
본 페이지의 콘텐츠는 AI가 공개된 소스를 기반으로 자동 수집·요약·번역한 것입니다. 원 저작권은 각 원저작자에게 있으며, 각 게시물의 “원문 바로가기” 링크를 통해 원문을 확인할 수 있습니다. 저작권자의 삭제 요청이 있을 경우 신속히 조치합니다.
이 커널 모듈은 하드웨어 장치를 재초기화하거나 가상 머신(VFIO)으로 전달할 수 있는 상태로 리셋하는 기능을 제공합니다. 복잡한 리셋 절차를 아웃 오브 트리 모듈 형태로 분리하여, 벤더들이 쉽게 기능 추가 및 업데이트가 가능하게 합니다. `ftrace` 후킹을 통해 커널 패치 없이 장치 리셋 처리가 가능하며, `dkms` 설치를 권장합니다.
본 문서는 Verilog 코드 생성을 위한 멀티모달 생성 AI 모델의 성능을 벤치마킹하는 방법을 제시합니다. 산술, 디지털, 고급 회로 등 세 가지 종류의 설계를 포함한 다양한 설계 클래스를 활용하며, 이미지와 상세 설명 같은 복합적인 입력을 통해 모델의 능력을 평가합니다.
FlagPerf는 지위안 연구원(智源研究院)이 AI 하드웨어 제조사들과 공동 개발한 통합 AI 하드웨어 평가 엔진입니다. 이 엔진은 단순 소요 시간 측정을 넘어, 성능, 자원 사용, 생태계 적응력 등 다차원적인 지표로 AI 하드웨어를 종합적으로 평가합니다. PyTorch, TensorFlow 외에도 PaddlePaddle, MindSpore 등 다양한 프레임워크와 NVIDIA TensorRT 같은 추론 엔진을 지원하며, 단일 카드부터 다중 머신까지 포괄하는 테스트 환경을 제공합니다.
이 리포지토리는 Verilog 생성, 디버깅, 레퍼런스 모델링을 아우르는 종단 간(end-to-end) 평가 프레임워크를 제공합니다. LLM 기반의 다양한 Verilog 코딩 작업을 지원하며, OpenAI, Gemini 등 여러 백엔드를 통해 성능을 측정할 수 있습니다.
이 메타 패키지는 ROS 2 환경에서 다양한 하드웨어 가속 기술을 시연하는 예제들을 모아놓은 것입니다. 이는 REP-2008 표준을 준수하며, 사용자가 자신만의 가속 커널을 구축하고 시스템 전반의 상호 운용성을 확보하는 방법을 제시합니다.
본 저장소는 Zcash Foundation의 지원을 받아 블록체인 네트워크 가속에 필요한 오픈소스 FPGA 코드를 제공합니다. secp256k1 및 bls12-381 곡선에서의 Equihash 검증, 타원 곡선 연산 등을 구현했으며, AWS F1 인스턴스와 Bittware VVH 보드 등 다양한 하드웨어 환경에서 테스트 가능합니다.
본 문서는 Intel FPGA를 대상으로 하는 오픈 소스 라이브러리인 'HE Acceleration Library for FPGAs'에 대한 기술 가이드입니다. 이 라이브러리는 동형 암호화(Homomorphic Encryption, HE)의 핵심 정수 산술 원시 구현을 제공하여 보안 컴퓨팅 성능을 향상시키는 것을 목표로 합니다.
ReconROS는 ROS2 기반의 FPGA 하드웨어 가속을 위한 사용하기 쉬운 프레임워크를 제공합니다. 이 프레임워크를 사용하려면 특정 FPGA 보드를 준비하고, 필수 서브모듈 클론 및 환경 설정을 거쳐야 합니다. 애플리케이션 빌드는 Docker 컨테이너와 교차 컴파일 과정을 통해 진행됩니다.
본 문서는 Vitis HLS를 사용하여 Xilinx FPGA에 임의 정밀도 부동 소수점 곱셈기 및 덧셈기를 구현하는 방법을 설명합니다. 이 설계는 완전 파이프라인 방식으로 동작하며, Alveo U250 가속기에서 36코어 Xeon 노드 대비 높은 처리량을 달성했습니다. CMake를 통해 비트 너비, 컴퓨팅 유닛 수, 타일 크기 등을 세밀하게 제어할 수 있습니다.
본 문서는 ROS 2의 하드웨어 가속화 워킹 그룹(WG)의 범위와 거버넌스를 정의합니다. 이 WG는 기존 빌드 시스템 확장, 메타 빌드 도구, 새로운 펌웨어 계층을 활용하여 가속화 커널 및 임베디드 바이너리를 ROS 2 계산 그래프에 통합하는 방법을 다룹니다. 궁극적으로 로보틱스 MCU 프로젝트의 방향성을 재정립하고 FPGA 기반 구현에 자원을 집중하고 있습니다.
tangySOC는 PicoRV 코어를 기반으로 Tang Nano 20K용 RiscV System on Chip(SOC)를 구현한 프로젝트입니다. 이 SOC는 VGA/DVI 비디오 출력, 3D Gouraud 하드웨어 가속기, I2S 오디오 컨트롤러 등 다양한 기능을 통합 제공합니다. 사용자는 외부 부품 없이도 작동 가능하며, 소프트웨어 예제 실행을 위해 SD 카드와 USB HID 호스트 기능 등을 활용할 수 있습니다.
RobotPerf는 로보틱스 컴퓨팅 성능을 객관적이고 공정하게 평가하기 위해 설계된 오픈 레퍼런스 벤치마킹 스위트입니다. ROS 2를 기반으로 하며, CPU, GPU, FPGA 등 다양한 컴퓨팅 가속기를 포괄하여 하드웨어와 소프트웨어를 아키텍처 중립적으로 테스트할 수 있게 합니다.
BLAZE는 Xilinx FPGA에서 ZK(Zero-Knowledge) 가속을 구현하기 위한 Rust 라이브러리입니다. 이 라이브러리는 AXI 인프라와 커스텀 모듈 기능을 제공하여 사용자 로직을 FPGA에 로드할 수 있게 합니다. 특히, DriverClient 및 DriverPrimitiveClient 같은 모듈은 복잡한 하드웨어 연결 관리 및 기본 요소 사용 과정을 단순화합니다.
본 프로젝트는 고빈도 거래(HFT) 주문장 시스템을 구현하며, 저지연 및 높은 처리량을 목표로 합니다. 시장 데이터 파싱과 초기 유효성 검사 같은 지연 시간에 민감한 작업은 FPGA 가속을 활용하고, 복잡한 매칭 로직과 위험 관리는 CPU가 담당하는 하이브리드 아키텍처를 채택했습니다.
본 논문은 트랜스포머 모델 가속을 위해 지연 시간(Latency)과 처리량(Throughput) 간의 상충 관계를 고려한 새로운 공간 순차 하이브리드 아키텍처인 SSR을 제안합니다. 이 아키텍처는 FPGA 환경에서 효율적인 구현을 목표로 하며, 트랜스포머 가속 성능 향상에 기여할 것으로 기대됩니다.
IPECC는 유한체 위 일반 타원 곡선 암호화를 위한 오픈 소스 VHDL IP 블록입니다. SRAM 기반 FPGA 및 ASIC 흐름에 사용 가능하며, 특히 부채널 공격 방어 대책을 강조하여 설계되었습니다. Co-Z 산술과 다층 방어 기법을 적용해 높은 보안성과 효율성을 제공합니다.
Brainsmith는 자동화된 설계 공간 탐색(DSE)을 활용하여 ONNX 신경망 모델을 FPGA용 최적화 데이터플로우 가속기로 변환하는 도구입니다. YAML 기반의 블루프린트 시스템과 스키마 기반 커널을 통해 하드웨어 의미론을 정의하고, 컴포넌트 레지스트리를 이용해 사용자 지정 가속기를 쉽게 구축할 수 있습니다.
본 예제는 NVML 라이브러리와 C++11 멀티스레딩을 활용하여 GPU 모니터링 기능을 구현하는 방법을 보여줍니다. 기존의 `nvidia-smi` 파이프 방식보다 효율적으로 높은 샘플링률로 데이터를 수집할 수 있습니다. 또한, 데이터 플롯에 필요한 Matlab 스크립트도 함께 제공됩니다.
본 문서는 NixOS 환경에서 CUDA를 설정하고 사용하는 방법을 안내합니다. `/etc/nixos/configuration.nix`에 특정 구성을 추가하여 필수 장치 파일(예: `/dev/nvidia0`)을 생성해야 합니다. 이후 `nix-build` 명령어를 사용하여 예제 코드를 빌드하고 실행할 수 있습니다.
본 문서는 CPU의 전력 소모를 줄이면서도 성능을 극대화하는 방법인 PowerMonkey에 대해 설명합니다. 사용자는 이 도구를 통해 시스템 설정을 최적화하고, 언더볼팅(Undervolting) 및 V/F 포인트 조정을 수행하여 효율성과 성능 향상을 동시에 얻을 수 있습니다.