신경망 구조 탐색 (Neural Architecture Search, NAS)은 모델 설계를 자동화하는 강력한 접근 방식이지만, 기존 방법들은 종종 정확도만을 최적화하거나 하드웨어 비용과 상관관계가 낮은 비트 연산량 (BOPs)과 같은 대리 지표 (proxy metrics)에 의존합니다. 이러한 격차는 특히 FPGA 배포 시 두드러지는데, FPGA의 비용은 룩업 테이블 (Lookup Tables, LUTs), DSP, 플립플롭 (Flip-flops), BRAM 및 지연 시간 (Latency)이라는 다차원적인 예산에 의해 결정되기 때문입니다. 본 논문에서는 하드웨어 인지형 신경망 구조 공동 설계 (hardware-aware neural architecture codesign) 및 엔드 투 엔드 (end-to-end) FPGA 배포를 위한 오픈소스 AutoML 프레임워크인 Surrogate Neural Architecture Codesign Package (SNAC-Pack)를 제시합니다. SNAC-Pack은 Optuna 및 NSGA-II를 사용하여 다목적 전역 탐색 (multi-objective global search)을 수행하며, 탐색 결과 (trials)를 공유 SQLite 저장소에 로드하여 컴퓨팅 노드 전반에서 병렬 워커 (parallel workers)를 사용할 수 있도록 합니다. 하드웨어 대리 모델 (hardware surrogate model)은 각 탐색 시도별 리소스 및 지연 시간 추정치를 출력하여, 탐색 루프의 주된 비용이 될 수 있는 합성 (synthesis) 비용을 방지합니다. 이후 로컬 탐색 단계에서는 양자화 인식 훈련 (Quantization-Aware Training, QAT)을 반복적 크기 가지치기 (iterative magnitude pruning)와 결합된 압축 루프 내에서 적용하며, 최종 모델은 hls4ml Python 라이브러리를 통해 FPGA 펌웨어로 합성됩니다. YAML 설정 파일과 선택적인 에이전트 프론트엔드 (agentic frontend)를 통해 사용자는 프레임워크를 수정하지 않고도 새로운 데이터셋에서 파이프라인을 실행할 수 있습니다. 우리는 거대 강입자 충돌기 (Large Hadron Collider)의 제트 분류 (jet classification) 및 초전도 큐비트 판독 (superconducting qubit readout) 작업에서 SNAC-Pack을 시연하였습니다. 이를 통해 작업 지표 측면에서 강력한 베이스라인과 대등하거나 이를 능가하면서도 FPGA 리소스 사용량을 줄이는 컴팩트한 구조를 발견하였으며, 특히 큐비트 판독 사례에서는 설계 공간 탐색 (design space exploration) 과정을 수개월간의 수동 미세 조정에서 수 시간의 자동 탐색으로 단축하였습니다.