Insights
AI가 자동으로 큐레이션·번역·정리하는 기술 동향 피드입니다.
SRAM 기반 아날로그 컴퓨팅 인메모리(CIM)의 ADC 오버헤드, 지연 시간, 전압 제한 문제를 해결하기 위한 재구성 가능한 인메모리 매크로를 제안합니다. IMADC, BSCHA, 듀얼 8T 비트셀 기술을 통해 면적 효율성과 연산 속도, 선형성을 크게 개선했습니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 arXiv cs.AR의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기SRAM 기반 아날로그 컴퓨팅 인메모리 (Computing-in-Memory, CIM)는 뛰어난 효율성을 보여줍니다. 하지만 세 가지 결정적인 문제에 직면해 있습니다: 상당한 ADC (Analog-to-Digital Converter) 오버헤드, 멀티 비트 (multi-bit) 입력에 대한 높은 지연 시간 (latency), 그리고 제한된 읽기 비트라인 (read bitline) 전압입니다. 이러한 문제를 해결하기 위해, 본 연구는 1-7비트 입력, 2-4비트 가중치 (weight), 그리고 1-7비트 출력을 지원하는 멀티 비트 기반의 고도로 재구성 가능한 256x128 인메모리 컴퓨팅 어레이를 제안합니다. 세 가지 핵심 혁신이 도입되었습니다: 1) IMADC는 단 3%의 면적 오버헤드만을 차지하며, 이전의 IMADC와 비교하여 9배의 개선을 달성했습니다; 2) BSCHA는 기존의 펄스 폭 변조 (Pulse-Width Modulation, PWM) 및 비트 슬라이싱 (bit-slicing) 모드와 비교하여 각각 지연 시간을 1.9배 및 6.6배 감소시킵니다; 3) 분리된 읽기 경로를 통해 삼진 가중치 (ternary weight) 저장을 가능하게 하는 듀얼 8T 비트셀 (bitcell)은 읽기 워드라인 언더드라이븐 (read wordline under-driven) 캐스코드 (cascode) 기술과 통합되어, 단위 방전 전류의 선형성 (linearity)을 7배 개선하고 사용 가능한 읽기 비트라인 전압을 3.5배 증가시킵니다.