상용 Cortex-M 마이크로컨트롤러에서 효율적이고 구현 강화된 RBLWE

자원 제약적인 사물인터넷(IoT) 장치에서 효율적인 양자내성암호(post-quantum cryptography)를 구현하려면, 대상 프로세서 아키텍처를 활용하면서 실제 구현 공격에 저항하는 구현이 필요합니다. 본 논문은 상용 ARM Cortex-M33 마이크로컨트롤러에서 Ring Binary Learning with Errors (RBLWE) 암호화의 ISA 가속 및 구현 강화 실현을 제시합니다. 32비트 레지스터의 바이트 레인에 네 개의 8비트 다항식 계수를 패킹하고 SIMD 스타일 명령어로 처리하며, 패킹된 메시지 코덱과 함께 사용함으로써 암호화 및 복호화를 가속화하고, 온-다이(on-die) Secure Element에서 가져온 버퍼링된 하드웨어 TRNG 엔트로피 소스가 키 생성 게인을 구동합니다. 이 모든 것이 결합되어 스칼라 기준선 대비 키 생성, 암호화, 복호화에서 각각 $4.06 imes$, $3.35 imes$, $3.01 imes$의 동일 코어 콜드 스타트(cold-start) 속도 향상을 제공하며, 레퍼런스 Cortex-M0 구현 대비로는 암호화/복호화 사이클 카운트를 각각 $3.52 imes$/$3.18 imes$ 낮춥니다. 이러한 가속 코어 위에, 우리는 네 가지 단계적 대응책을 추가합니다: 상수 시간 실행(constant-time execution), 제로잉(zeroing) 및 무작위 오류(random-corruption), 명령어 건너뛰기(instruction-skip) 오류에 대한 결함 강화(fault hardening), Fujisaki-Okamoto (FO)-스타일 CCA2 변환, 그리고 1차 공유(마스킹된) CPA 복호화이며, 각 계층의 비용을 개별적으로 보고합니다. 비트 레벨 검사는 이러한 대응책들이 컴파일을 생존하며, 컴파일러가 유발한 마스킹 결함을 발견하고 이를 수동 작성 어셈블리 대체로 해결했음을 확인했습니다. Dudect-스타일 타이밍 테스트, 디버거 지원 오류 주입 캠페인, 그리고 구성 요소 레벨 TVLA는 단계적 보호에 대한 구현 수준의 증거를 제공합니다. 이 결과들은 상용 마이크로컨트롤러에서 RBLWE의 실질적인 가속-보안 트레이드오프와 경량 양자내성 구현을 위한 재사용 가능한 아키텍처 인식 기술을 입증합니다.