그래프 신경망 (GNN)을 위한 완전 재구성 가능, 디지털, 확장 가능, 그래프 및 희소성 인식 근접 메모리 가속기에 관한 완전한 논의
요약
본 논문은 그래프 신경망(GNN)의 불규칙한 메모리 액세스 패턴과 데이터 이동 오버헤드 문제를 해결하기 위한 새로운 PIM 아키텍처인 NEM-GNN을 제안합니다. NEM-GNN은 DAC/ADC가 없는 디지털 방식의 확장 가능한 설계를 통해 기존 CPU 및 GPU 기반 실행의 에너지 효율 문제를 극복합니다. 실험 결과, 기존 최첨단 방식 대비 압도적인 성능 향상과 에너지 효율성을 입증하였습니다.
핵심 포인트
- GNN의 결합(Combination) 및 집계(Aggregation) 단계 간의 이질적인 메모리 동작 문제를 해결하기 위한 설계 제안
- DAC/ADC-less 디지털 프로세싱 인 메모리(PIM) 아키텍처를 통한 확장성 및 면적 오버헤드 문제 완화
- 조기 연산 종료(Early Compute Termination) 및 재구성 가능한 SoC 구성 요소를 활용한 사전 연산 도입
- 그래프 및 희소성 인식 근접 메모리 집계와 CAR(Compute-as-soon-as-ready) 실행 모델 적용
- 기존 SOTA 대비 최대 230배의 성능 향상 및 최대 1134배의 에너지 효율성 달성
그래프 신경망 (Graph Neural Networks, GNNs)은 그래프 구조 데이터에 머신러닝 (Machine Learning) 기법을 적용할 수 있는 능력 덕분에 인용 네트워크 분석 및 신약 개발과 같은 응용 분야에서 상당한 관심을 얻고 있습니다. GNN은 일반적으로 결합 (Combination) 및 집계 (Aggregation) 커널로 구성된 2단계 실행 파이프라인을 채택합니다. 결합 단계는 비교적 규칙적인 메모리 액세스 패턴을 가진 데이터 집약적인 컨볼루션 (Convolution) 연산을 수행하는 반면, 집계 단계는 매우 불규칙한 액세스를 가진 희소한 (Sparse) 그래프 데이터 상에서 동작합니다. 이러한 이질적인 메모리 동작은 상당한 데이터 이동 오버헤드 (Data Movement Overheads)로 인해 기존의 CPU 및 GPU 기반 실행의 에너지 효율을 저하시킵니다. 기존의 가속기들은 특화된 아키텍처와 프로세싱 인 메모리 (Processing-in-Memory, PIM) 기술을 사용하여 이러한 과제들을 완화하려고 시도합니다. 그러나 이전의 접근 방식들은 아날로그 연산 및 전용 가속기 구조와 관련된 확장성 제한, 면적 오버헤드, 제한된 병렬성 및 에너지 비효율성 문제를 겪는 경우가 많습니다. 본 논문은 그래프 신경망 가속을 위한 확장 가능한 DAC/ADC-less 프로세싱 인 메모리 아키텍처인 NEM-GNN을 제시합니다. 제안된 설계는 조기 연산 종료 (Early Compute Termination) 메커니즘, 재구성 가능한 시스템 온 칩 (System-on-Chip, SoC) 구성 요소를 사용한 사전 연산 (Pre-computation), 그리고 준비되는 즉시 연산 (Compute-as-soon-as-ready, CAR) 및 브로드캐스트 (Broadcast) 기반 실행 모델을 사용하는 그래프 및 희소성 인식 근접 메모리 집계를 도입합니다. 실험 결과에 따르면 NEM-GNN은 기존의 최첨단 (State-of-the-art) 접근 방식과 비교하여 약 80230배 높은 성능, 80300배 높은 처리량 (Throughput), 8501134배 더 나은 에너지 효율성, 그리고 78배 더 높은 연산 밀도 (Compute Density)를 달성함을 입증하였습니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 arXiv cs.AR의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기