Ultra Low-Power SDM-based Circuit-Switching for Networks-on-Chip
요약
본 논문은 예측 가능한 트래픽 패턴을 보이는 AI 칩 및 SoC의 내장 애플리케이션에 최적화된 초저전력 NoC(Network-on-Chip) 설계를 제안한다. 이 설계는 공간 분할 다중화(SDM) 기법을 활용하여 필요한 통신 경로만을 물리적인 회로 스위치로 구현하고, 하드웨어 스위치와 프로그래밍 가능한 크로스바를 결합한 새로운 라우터 아키텍처를 사용한다. 그 결과, 기존 패킷 스위칭 방식 대비 전력 소비를 38% 절감하고 면적 및 지연 시간도 개선하는 성과를 보였다.
핵심 포인트
- 예측 가능한 트래픽 패턴을 활용하여 NoC의 전력 효율성을 극대화하는 새로운 접근 방식을 제시함.
- 공간 분할 다중화(SDM) 기법을 사용하여 필요한 통신 경로만을 물리적 회로 스위치로 구현함으로써 전력을 절감함.
- 하드웨어 스위치와 프로그래밍 가능한 크로스바를 결합한 독창적인 라우터 아키텍처를 제안하고 이를 알고리즘으로 보완함.
- 기존 패킷 스위칭 NoC 대비 38% 낮은 전력 소비, 19% 작은 면적, 12% 낮은 지연 시간을 달성하여 높은 성능 향상을 입증함.
많은 현대 AI 칩과 멀티코어 시스템 온 칩 (SoC) 에서 내장 애플리케이션은 설계 시점에 특성화할 수 있는 예측 가능한 인터-코어 트래픽 행동을 보입니다. 이러한 애플리케이션의 경우, NoC 전력 및 성능 향상을 위해 다양한 설계 시점 트래픽 관리 및 네트워크 최적화 기법이 사용될 수 있습니다. 이러한 예측 가능성을 활용하기 위해, 우리는 새로운 저전력 회로 스위칭 NoC 설계를 제안합니다. 이 설계는 목표 애플리케이션의 통신 흐름을 위한 NoC 와선의 부분집합으로 구현된 회로를 설정하기 위해 공간 분할 다중화 (Spatial Division Multiplexing, SDM) 기법을 사용합니다. SDM 전력 프로파일을 추가로 줄이기 위해, 설계는 하드웨어 스위치와 일반적인 프로그래밍 가능한 크로스바를 결합한 새로운 라우터 아키텍처를 포함합니다. 이 아키텍처는 애플리케이션 작업을 그리드 NoC 에 매핑하고 각 회로에 충분한 비트 폭을 가진 SDM 경로를 할당하는 알고리즘으로 보완됩니다. 기존의 패킷 스위칭 NoC 와 비교했을 때, 제안된 접근법은 약 38% 낮은 NoC 전력 소비, 19% 작은 영역, 및 12% 낮은 패킷 지연을 달성합니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 arXiv cs.AR의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기