액셀러레이터는 큰 성능 및 에너지 효율성을 제공하지만, 하드웨어-소프트웨어 인터페이스를 크게 변화시킬 수 있습니다. täkō 프로그래머블 메모리 계층 구조는 캐시 미스, eviction(반출), writeback(쓰기 복귀)에 의해 트리거되는 사용자 정의 콜백 함수를 실행함으로써 데이터 이동을 가속화합니다. 그러나 이는 복잡성을 극적으로 증가시키고 직관적이지 않은 결과를 초래합니다. 이에 따라 우리는 täkō의 동작의 의미를 포착하는 ISA 레벨 메모리 일관성 모델 (MCM) 을 개발하고, 이를 통해 프로그래머가 täkō 프로그램을 형식적으로 추론할 수 있음을 보여줍니다. 또한, 우리는 상세한 täkō 구현 모델을 구성하여 ISA 레벨 MCM 에 의해 허용된 모든 구현 모델 실행이 우리의 ISA 레벨 MCM 에 의해 허용됨을 증명함으로써 이 ISA 레벨 MCM 의 타당성을 증명합니다. 그 과정에서 우리는 일반적인 하드웨어에 적용 가능한 마이크로아키텍처 모델링 및 검증에 유용한 통찰력을 발견했습니다. 이는 ISCA 2026 논문 "täkōFormal: Enabling Robust Software for Programmable Memory Hierarchies" 의 확장판입니다. 이 버전은 ISA 레벨 MCM 을 사용하여 täkō 의 프로그래머블성을 더 탐구하기 위해 섹션 V 에 추가 리투스 테스트에 대한 재료를 추가했습니다.