모듈러 곱셈 (Modular multiplication)은 나머지 수 체계 (Residue Number Systems, RNS)에서 기본적인 산술 프리미티브 (arithmetic primitive)이며, 암호학, 신호 처리 및 머신러닝 (machine-learning) 가속기에 사용되는 RNS 데이터패스 (datapath)에서 지연 (delay), 면적 (area), 에너지 소비 (energy consumption)의 주요 원인이 되는 경우가 많습니다. 최근 연구에서는 $0 ext{≤} ext{δ} ext{≤} 2^{n-1}-1$인 $2^n ext{±} ext{δ}$ 형태의 법 (moduli)에 대해 twit 기반 나머지 표현 (twit-based residue representation)을 도입하였으며, 이것이 허용 가능한 전체 $ ext{δ}$ 범위에 걸쳐 효율적인 범용 모듈러 덧셈 (modular addition) 및 뺄셈 (subtraction)을 가능하게 함을 보여주었습니다. 그러나 동일한 표현과 호환되는 효율적인 모듈러 곱셈기 (modular multiplier)는 여전히 구현되지 않은 상태로 남아 있었습니다. 본 논문은 RNS 채널을 위한 범용 twit 기반 modulo-$(2^n ext{±} ext{δ})$ 곱셈기를 제시합니다. 제안된 아키텍처는 피연산자 분할 (operand splitting), 모듈러 부분곱 생성 (modular partial-product generation), 캐리-세이브 누적 (carry-save accumulation), 오버플로 폴딩 (overflow folding), 그리고 twit 호환 최종 모듈러 덧셈 (twit-compatible final modular addition)을 통해 곱을 계산합니다. 캐리 전파 (carry propagation)를 최종 단계로 미룸으로써, 결과적인 구조는 기존의 곱셈 후 축소 (multiply-then-reduce) 설계의 특징인 긴 임계 경로 (critical paths)를 피할 수 있습니다. 제안된 접근 방식의 효과를 입증하기 위해, 우리는 5비트 나머지 채널을 가진 법 집합 (modulus set)을 연구하였으며, $ ext{δ}$의 넓은 허용 범위 덕분에 충분히 넓은 동적 범위 (dynamic range)를 제공할 수 있음을 보여줍니다. 또한, 더 큰 채널 너비에서 제안된 접근 방식을 평가하기 위해 추가적인 8비트 및 11비트 구성을 사용합니다. 우리는 제안된 곱셈기를 FreePDK 45nm 플로우 (flow)에서 구현 및 합성하였으며, 결과는 베이스라인 설계 대비 지연 (delay) 20.5%, 면적 (area) 13.2%, 전력 (power) 28.0%의 평균 감소를 보여줍니다. 시스템 레벨 연구는 이러한 회로 레벨의 개선이 광범위한 모듈러 곱셈 및 덧셈 워크로드에 걸쳐 더 낮은 엔드-투-엔드 지연 시간 (end-to-end latency)으로 이어진다는 것을 추가로 나타냅니다.