TSMC, Nvidia Blackwell 및 Rubin 칩 수요 증가로 CoWoS 가격 20% 인상 검토... 패키징 용량 압박 심화

[Trendforce]에 따르면, TSMC가 Chip on Wafer on Substrate (CoWoS) 첨단 패키징 기술의 가격을 최대 20%까지 인상하는 것을 고려하고 있다고 보도되었습니다. 이 보고는 공급망 출처와 현지 언론을 인용했습니다. 이러한 인상은 AI 수요 증가와 반도체 제조 장비 납기 지연으로 인한 용량 부족을 반영합니다. CoWoS는 이미 AI 공급망에서 가장 취약한 고리 중 하나이므로, 이번 가격 인상은 매우 중요할 것입니다. TSMC는 아직 이 보고를 확인해 주지 않았습니다.

Go deeper with TH Premium: Chipmaking

tsmc

(Image credit: tsmc)

• TSMC의 팹 확장 로드맵 분석 — 다중 팹 N2 램프, CoWoS, SoIC 및 언코킹 병목 현상
• TSMC, Intel, Samsung의 최첨단 파운드리 로드맵
• ASML의 반도체 제조 리소그래피 장비 로드맵 검토
• 중국 반도체 제조 장비 로드맵 검토

CoWoS는 로직 다이(logic dies)와 고대역폭 메모리(HBM) 스택을 단일 패키지 내에 결합하는 방식으로, 이것이 AI 가속기가 요구되는 워크로드에 필요한 데이터 대역폭을 얻는 방법입니다. 이러한 패키지를 구축하는 것은 칩 설계자들이 더 많은 컴퓨팅 능력과 메모리를 집어넣으면서 점점 어려워지고 있습니다. Nvidia의 Blackwell은 이미 두 개의 대형 GPU 다이를 여덟 개의 HBM3E 스택과 결합하고 있으며, 곧 출시될 Rubin 및 Rubin Ultra는 통합을 더욱 추진하여 패키징과 이를 지원하는 공급망에 압력을 가중시킬 것입니다.

테스트 역시 또 다른 병목 현상이 되고 있습니다. Blackwell은 Nvidia의 이전 세대인 Hopper보다 테스트 시간이 3배에서 4배 더 걸리는 것으로 알려졌으며, Rubin은 최대 7배까지 걸릴 수 있습니다. 연장된 테스트 주기는 장비를 더 오래 점유하게 만들고, 이는 수요가 증가함에 따라 생산량 늘리기를 더욱 어렵게 만듭니다. 또한 GPU만이 용량을 두고 경쟁하는 제품이 아닙니다. 서버 CPU와 맞춤형 ASIC(Application-Specific Integrated Circuit) 역시 첨단 패키징을 필요로 하여 이미 혼잡한 공급망에 추가적인 부담을 주고 있습니다.

장비가 도착하는 데 걸리는 시간도 길어지고 있습니다. 장비 리드 타임이 3~6개월에서 최대 8개월까지 늘어났다고 보고되면서, 적시에 파브(fab) 장비에 접근하는 것이 점점 더 중요해졌습니다. 그 결과, TSMC는 할인을 받거나 추가 기능을 협상하기보다는 올해의 장비 주문을 기존 가격으로 진행했다고 알려졌는데, 이는 구매력을 이용해 더 나은 조건을 확보하던 통상적인 방식에서 벗어난 것입니다. 본질적으로, 지금 시점에서는 장비를 제때 확보하는 것이 회사에게 저렴하게 얻는 것보다 더 중요해진 것으로 보입니다.

이러한 압박은 지난 9월에 발표된 보고서의 내용을 반영합니다. 당시 보고서에 따르면, TSMC의 예상 반도체 장비 요구량은 AI 수요 증가로 인해 6개월 만에 거의 두 배가 되었습니다 [링크]. TSMC의 부대표 공동 최고운영책임자(deputy co-COO)인 Cliff Hou는 AI 수요 가속화에 따라 회사가 기대하는 장비 필요량이 7월 기준으로 원래 추정치의 1.9배에 달했다고 말했습니다. 당시 Hou는 “30년 전 패턴과 비교했을 때, 우리는 이렇게 많은 수요 증가와 변화 빈도를 본 적이 없다”고 언급했습니다.

TSMC는 또한 패키징 공급망을 확장하기 위해 노력하고 있습니다. 이달 초, [GlobalFoundries가 미국에서 TSMC의 CoWoS용 실리콘 인터포저를 생산하는 데 합의]했으며, 이는 20억 달러 규모의 5년 계약에 따른 것이고, 생산은 2028년 상반기부터 증가할 것으로 예상됩니다. 하지만 인터포저는 패키징 흐름 중 일부일 뿐이므로, 이 계약만으로는 부족 현상을 완전히 해소하기는 어렵습니다.

높은 비용 문제는 패키징에 국한되지 않습니다. TSMC는 2027년의 전반적인 가격 인상을 고려하고 있는 것으로 알려졌으며, 첨단 공정 기술(advanced process technologies)의 웨이퍼 가격은 5%에서 10% 상승할 것으로 예상됩니다. 2nm 및 3nm급 노드를 사용하는 고객들이 가장 큰 폭의 인상에 직면할 수 있으며, 원래 할당량 이상의 용량을 찾는 고객들은 추가 프리미엄을 지불해야 할 수도 있고, 이는 일부 비용을 최대 25%까지 끌어올릴 수 있습니다.

[Trendforce]가 인용한 업계 추정치에 따르면, TSMC의 월별 생산 능력은 점점 더 복잡해지는 AI 프로세서 수요를 따라잡기 위해 2026년에는 106,000 웨이퍼 이상, 2027년에는 227,000 웨이퍼를 목표로 할 것으로 나타났다. 패키징 비용과 웨이퍼 가격 인상 모두 현실화된다면, AI 하드웨어의 비용은 더욱 상승할 가능성이 높으며, 그 일부는 필연적으로 공급망 전반에 걸쳐 전달될 것이다.