셔틀 기반(Shuttle-based) 트랩 이온 양자 프로세서는 일반적으로 양자 게이트(quantum gates)가 구현되는 하나 이상의 레이저 상호작용 구역(laser interaction zones)과 여러 큐비트 레지스터 저장 세그먼트(qubit register storage segments) 사이에서 이온 큐비트(ion-qubits)를 운송하기 위해 1차원(1D) 선형 아키텍처(linear architecture)를 채택합니다. 2차원(2D) 양자 CCD 아키텍처는 확장성(scaling)과 효율성을 개선하기 위해 T-접합(T-junctions) 또는 X-접합(X-junctions)을 또한 사용합니다. 본 연구에서는 이러한 아키텍처에서 양자 알고리즘의 전형적인 빌딩 블록(building blocks)을 컴파일(compilation)할 때의 셔틀링 레이어(shuttling layer)를 탐구합니다. 선형 셔틀링(linear shuttle)과 접합부 셔틀링(junction shuttle)의 노력을 측정하기 위해, 각 연산에 대한 개별 비용 함수(cost functions)를 도입합니다. 이를 통해 QFT, Carry, Adder, Shift, 그리고 Comparator 회로와 같은 양자 회로 빌딩 블록의 총 비용을 비교할 수 있습니다. 우리는 큐비트 수가 증가함에 따른 이들의 확장성(scaling) 특성을 연구합니다. 접합부 셔틀링과 선형 셔틀링의 운송 비용이 동일할 때, 2D 아키텍처가 1D 선형 트랩보다 성능이 우수하며, 이 비율은 이온의 수가 증가함에 따라 개선됨을 보여줍니다. 마지막으로, 전체 프로세서가 이러한 상호 연결된 셀(cells)의 2D 어레이로 구성되도록 하는 셀의 사용에 대해 논의합니다. 본 연구는 특정 작업에 적합하고 셔틀 효율적인 방식으로 확장 가능한 공동 설계(co-design)를 구현함으로써 양자 프로세서 아키텍처를 최적화하는 것을 목표로 합니다.