스파이킹 신경망(Spiking Neural Networks, SNNs)은 고효율 컴퓨팅을 위한 뇌 모방 경로를 제공하지만, 실제 배포는 물리적 하드웨어에서 그 거대한 병렬성을 관리하고 실행하는 어려움에 의해 제약받습니다. 이 문제는 프로세서 설계의 역사적 과제, 즉 순차적 실행을 넘어가는 것을 넘어서는 장벽과 유사하며, 이는 여러 명령어를 병렬 기능 유닛으로 전송하는 슈퍼스칼라(superscalar) 아키텍처에 의해 돌파된 바 있습니다. 이러한 패러다임에서 영감을 받아, 우리는 시냅스 이벤트를 병렬화 가능한 마이크로 연산으로 취급하는 하드웨어-소프트웨어 공동 설계 프레임워크를 소개합니다. 우리는 SupraSNN을 제시하는데, 이는 시냅스와 뉴런 계산을 물리적으로 분리하여 높은 시냅스 레벨 병렬성을 달성하는 슈퍼스칼라에서 영감을 받은 아키텍처입니다. 이 아키텍처 내에서, Multi-Cast Tree가 스파이크 데이터를 여러 개의 병렬 Synapse Processing Unit으로 라우팅하며, 이는 계산 파이프라인 역할을 합니다. 한편, Merge Tree는 분산된 결과를 통합하여 단일 Neuron Unit에서 처리하도록 하며, 복잡한 뉴런 상태 동역학을 의도적으로 중앙 집중화하여 하드웨어 오버헤드와 리소스 중복을 완화합니다. 이 아키텍처의 효율성은 메모리 제약을 존중하여 SNN을 하드웨어에 매핑하는 파티셔닝 및 스케줄링 프레임워크, 그리고 휴리스틱(heuristic) 스케줄링이 시냅스 실행 순서를 결정하여 처리량과 리소스 활용도를 최대화하는 것을 통해 가능해집니다. MNIST로 훈련된 피드포워드 SNN을 구현한 SupraSNN은 Xilinx Zynq XC7Z020 FPGA에서 149 $\mu s$의 추론 지연 시간과 이미지당 0.025 mJ(시냅스당 0.276 nJ)를 달성하여, 이전 FPGA 기반 SNN 가속기보다 47.6% 낮은 지연 시간과 5.6$ imes$ 더 나은 에너지 효율을 제공합니다. 비전 작업 외에도, Spiking Heidelberg Dataset의 순환형(recurrent) SNN은 XC7Z030에서 1.41 ms의 지연 시간과 샘플당 0.77 mJ를 달성했습니다.