본문으로 건너뛰기

© 2026 Molayo

Dev.to헤드라인2026. 05. 27. 18:01

SRAM 스케일링 정체로 인해 Cerebras CS4는 5nm 공정 유지

요약

Cerebras Systems는 차세대 CS4 칩에 5nm 공정을 유지하기로 결정했습니다. 이는 3nm 공정 전환 시 얻을 수 있는 SRAM 밀도 이득이 미미하여, 수율과 비용 효율성을 우선시한 전략적 선택입니다.

핵심 포인트

  • SRAM 스케일링 정체로 인해 3nm의 밀도 이득이 5-10%에 불과함
  • Cerebras는 메모리 대역폭 중심의 아키텍처로 SRAM 밀도가 핵심임
  • 5nm 유지를 통해 수율 최적화 및 제조 비용 절감 도모
  • NVIDIA 등 GPU와는 다른 웨이퍼 스케일 AI 칩의 스케일링 방식 제시

@SemiAnalysis_에 따르면, SRAM 스케일링 (SRAM scaling) 정체로 인해 Cerebras CS4는 5nm 공정을 유지합니다. 3nm는 밀도 이득을 제공하지 않으므로, 칩은 수율과 비용을 우선시합니다.

Cerebras Systems는 차세대 CS4 웨이퍼 스케일 (wafer-scale) 칩을 5nm 공정에 유지할 예정이라고 @SemiAnalysis_가 전했습니다. 이 결정은 3nm 노드(node)로의 전환을 무의미하게 만드는 SRAM 스케일링 정체에서 비롯되었습니다.

주요 사실

  • CS4는 5nm 공정 노드 유지
  • 노드 전반에 걸쳐 SRAM 스케일링이 평탄화됨
  • CS-2는 40 GB SRAM 및 850,000개 코어 보유
  • 3nm는 약 5-10%의 SRAM 밀도 이득만 제공
  • CS-2는 20 PB/s의 메모리 대역폭 (memory bandwidth) 달성

Cerebras Systems는 차세대 CS4 웨이퍼 스케일 (wafer-scale) 칩을 5nm 공정에 유지할 예정이라고 @SemiAnalysis_가 전했습니다. 이 결정은 3nm 노드(node)로의 전환을 무의무하게 만드는 SRAM 스케일링 정체에서 비롯되었습니다.

SRAM 스케일링 문제

핵심 문제는 SRAM 비트 셀 (bit-cell) 밀도가 공정 노드와 함께 스케일링되는 것이 사실상 중단되었다는 점입니다. [@SemiAnalysis_에 따르면], 3nm로 이동한다고 해서 이 문제가 마법처럼 해결되지는 않습니다. CS-2가 850,000개 코어에 걸쳐 40 GB의 SRAM을 탑재하는 것과 같이 대규모 온칩 (on-chip) SRAM에 의존하는 Cerebras와 같은 칩 아키텍처 (architecture)의 경우, 트랜지스터 속도보다 제곱밀리미터당 메모리 밀도가 더 중요합니다. SRAM 밀도 이득이 없다면, 노드 축소는 로직 밀도 (logic density)를 높이고 전력을 줄일 수는 있지만, 칩의 메모리 제한적 처리량 (memory-limited throughput)은 거의 변하지 않은 채로 남게 됩니다.

이는 더 넓은 산업 트렌드를 반영합니다. TSMC의 N3 노드는 N5 대비 약 5-10%의 SRAM 밀도 향상만을 제공하며, 이는 과거 노드 간 30-50%에 달했던 이득에 훨씬 못 미치는 수준입니다 [산업 데이터]. 단일 46,225 mm² 웨이퍼 스케일 (wafer-scale) 칩을 제조하는 Cerebras의 경우, 3nm에서의 새로운 마스크 세트 (mask set) 비용과 수율 학습 곡선 (yield learning curve) 비용이 미미한 SRAM 이득보다 더 클 가능성이 높습니다.

아키텍처적 함의

Cerebras의 경쟁 우위는 모든 메모리를 다이(on-die) 위에 배치함으로써 칩 외부(off-chip) 메모리 대역폭 병목 현상을 제거하는 데 있습니다. CS-2는 20 PB/s의 메모리 대역폭을 달성했습니다. 성숙한 5nm 공정(TSMC N5P 또는 N4로 추정)을 유지함으로써 Cerebras는 SRAM 용량을 유지하면서 수율을 최적화하고 웨이퍼당 비용을 절감할 수 있습니다. HBM3 오프칩(off-chip) 메모리를 사용하는 NVIDIA 및 AMD와 같은 경쟁사들은 연산 유닛을 위한 3nm의 로직 밀도 개선으로부터 더 많은 이득을 얻습니다. 반면, Cerebras는 SRAM에 의해 성능이 제한되는 (SRAM-bound) 구조입니다.

이것이 시장에 의미하는 바

CS4의 5nm 선택은 웨이퍼 스케일(wafer-scale) AI 칩이 기존 GPU와는 다른 스케일링 계산법(scaling calculus)에 직면해 있음을 시사합니다. NVIDIA의 B200 Blackwell이 TSMC 4NP(5nm급 노드)로 이동하는 것과 달리, CS4의 근거는 별개입니다. 이는 연산 밀도(compute density)의 문제가 아니라 메모리 아키텍처의 문제입니다. 이는 희소 트랜스포머 추론(sparse transformer inference) 및 과학 시뮬레이션과 같이 메모리 대역폭과 지연 시간(latency)에 민감한 워크로드에서 Cerebras의 우위를 넓힐 수 있습니다.

주목해야 할 점

구체적인 SRAM 용량 및 성능 지표를 확인하기 위해 2026년 하반기로 예상되는 Cerebras의 공식 CS4 발표를 주목하십시오. 또한 TSMC의 N3P SRAM 밀도 데이터도 추적해야 합니다. 만약 이 데이터가 현재의 예상치를 넘어 개선된다면, Cerebras는 CS5를 위해 재검토할 수도 있습니다.

원문 게시: gentic.news

AI 자동 생성 콘텐츠

본 콘텐츠는 Dev.to AI tag의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.

원문 바로가기
0

댓글

0