SemiAnalysis가 수행한 스마트폰용 Huawei Kirin 9030 시스템 온 칩 (SoC) 분석에 따르면, SMIC의 3세대 7nm급 제조 기술 (N+3)은 Intel의 18A 제조 기술보다 더 작은 금속 피치 (metal pitch)를 가지고 있으며, 중국의 선도적인 파운드리(foundry)가 EUV (극자외선) 노광 공정에 의존하는 제조 공정과 대등한 수준의 트랜지스터 밀도 (transistor density)를 달성했음이 밝혀졌습니다. 하지만 이것이 SMIC의 N+3 노드를 Intel의 18A나 TSMC의 N2 및 N3만큼 경쟁력 있게 만들까요? 꼭 그렇지는 않습니다.

TH Premium으로 더 깊이 알아보기: 칩 제조 (Chipmaking)

tsmc

(이미지 출처: tsmc)

• 칩 제조 공급망에 대한 심층 분석
• TSMC의 1,650억 달러 규모 미국 투자 검토
• 중국, EUV 장비를 역설계했다는 보고
• EUV 봉쇄가 칩 제조를 재편함에 따라 중국은 DUV에 베팅

SemiAnalysis의 분해(teardown) 결과에 따르면, SMIC의 N+3 제조 공정은 최소 32.5nm의 금속 피치(metal pitch)를 지원하는 것으로 나타났습니다. 이는 Intel의 Panther Lake CPU에 사용된 많은 고성능 셀의 약 36nm 피치보다 명목상 더 좁은 수치입니다. 비록 18A가 약 32nm 금속 피치를 지원할 수 있음에도 불구하고 말입니다. SemiAnalysis와 High Yield의 영상에서는 접촉 게이트 피치(contacted gate pitch, CGP), 표준 셀 높이(tracks 또는 nm), 또는 핀 피치(fin pitch)와 같은 SMIC N+3의 다른 중요한 특성들을 밝히지 않았기 때문에, 이 노드를 Intel이나 TSMC의 기술과 직접적으로 비교할 수는 없습니다. 하지만 밝혀진 바에 따르면 추정 트랜지스터 밀도는 제곱밀리미터당 약 1억 1,340만 개(113.4 Mtr/mm²)로, 이는 TSMC N6의 트랜지스터 밀도인 1억 770만 개(107.7 Mtr/mm²)보다도 높습니다.

TSMC의 N6는 다중 EUV 레이어를 사용하므로, EUV 노광 기술을 사용하지 않고 더 높은 트랜지스터 밀도를 달성한 것은 SMIC의 부정할 수 없는 기술적 성과입니다. 이 파운드리는 가장 좁은 레이어에서의 자기 정렬 4중 패턴 형성(self-aligned quadruple patterning)을 포함한 DUV 멀티 패터닝(multi-patterning)과 광범위한 설계-공정 공동 최적화(design-technology co-optimization, DTCO)를 사용하여 이 밀도를 달성했습니다. 또한, SemiAnalysis는 SMIC가 핀 개수 감소, 활성 게이트(active gates) 위에 직접 컨택(contact) 배치, 셀 격리(cell isolation) 강화와 같은 기술을 사용했을 것으로 보고 있습니다. 이러한 방식은 트랜지스터 밀도를 높일 수 있게 해주지만, 공정 복잡성, 비용, 수율 리스크 및 설계 제약이 증가하는 대가를 치러야 합니다.

한편, 트랜지스터 밀도가 전체 공정 경쟁력과 동일한 것은 아닙니다. 컴팩트한 레이아웃에도 불구하고, Kirin 9030은 약 3년 전의 플래그십 애플리케이션 프로세서와 유사한 성능을 제공하는 것으로 알려져 있으며, 최신 Apple, Qualcomm, MediaTek 및 Samsung 설계와 비교했을 때 상당한 에너지 효율성 열세를 보입니다. Huawei의 최고 성능 CPU 코어는 IPC(클록당 명령어 처리 수) 측면에서 대략 Cortex-X2급으로 특징지어지는 반면, Apple의 훨씬 작은 효율 코어(efficiency cores)는 정수 연산(integer workloads)에서 이를 능가하면서도 전력을 상당히 적게 소모하는 것으로 보고되었습니다.

Kirin 9030이 성능이나 효율성 측면에서 모두 최고 수준은 아니라는 점을 고려할 때, Intel 18A와의 도발적인 비교는 정확히 정당화되기는 어렵습니다. SMIC N+3가 32.5nm의 최소 금속 피치 (minimum metal pitch)를 보유하여 Panther Lake에서 사용되는 약 36nm 피치보다 명목상 더 좁기는 하지만, 18A는 더 높은 트랜지스터 밀도 (transistor density)와 상당히 더 높은 전력 효율 (performance efficiency)을 모두 제공합니다. 또한, 18A는 게이트 올 어라운드 (Gate-All-Around, GAA) 트랜지스터와 후면 전력 공급 (backside power delivery) 기술을 사용하며, 이는 모바일 SoC와 데이터 센터 애플리케이션 모두에 특히 적합하게 만듭니다.

SemiAnalysis는 수출 제한 조치가 중국의 기술적 진보를 늦추고 있지만, 여전히 진전이 이루어지고 있다고 결론지었습니다. SMIC는 상부 및 하부 금속층 (upper and lower metal layers)의 조밀화, 더 짧은 표준 셀 (standard cells), 더 작은 게이트 피치 (gate pitches), 그리고 궁극적으로 후면 전력 공급 (backside power delivery)을 통해 밀도를 계속 높일 잠재력이 있습니다. SemiAnalysis에 따르면, 만약 이 회사가 스케일링 (scaling)을 지속한다면 N+4는 TSMC N5급 밀도에 근접할 수 있으며, 후면 전력 공급을 갖춘 N+5는 Intel 18A급 밀도에 도달할 수도 있습니다. 그럼에도 불구하고, 트랜지스터 밀도만으로는 성능이나 전력 효율의 상당한 개선을 반드시 가져오는 것은 아닙니다.