ScaleDisturb: 현대 DRAM 칩에서 읽기 방해 (Read Disturbance)를 증폭하기 위한 시간적 비대칭성 활용

DRAM은 읽기 방해 (Read Disturbance) 현상(예: RowHammer 및 RowPress)으로 인해 어려움을 겪고 있습니다. 이 현상은 DRAM 행 (DRAM row, 공격자 행 (aggressor row))을 반복적으로 액세스하거나 계속 열려 있는 상태로 유지할 경우, 물리적으로 인접한 액세스되지 않은 다른 행 (victim rows, 피해자 행)에서 비트 플립 (bitflips)을 유도하는 현상입니다. 이러한 방해 메커니즘은 소프트웨어 스택에서 실질적으로 악용 가능하며, 지속적인 밀도 스케일링 (density scaling)에 따라 세대가 거듭될수록 악화됩니다. DRAM 읽기 방해는 메모리 액세스 패턴 (memory access patterns)에 매우 민감하지만, 기존 연구들은 제한된 액세스 패턴 세트 하에서만 읽기 방해를 탐구했습니다. 본 논문에서는 두 개의 공격자 행의 오픈 시간 (open time)을 비대칭적으로 연장함으로써 DRAM 읽기 방해를 증폭할 수 있는 새로운 DRAM 액세스 패턴인 ScaleDisturb를 제시합니다. 196개의 DDR4 및 3개의 HBM2 DRAM 칩에 대한 엄격한 실험적 특성 분석 결과, ScaleDisturb는 (1) 최신 메모리 액세스 패턴과 비교했을 때 훨씬 적은 행 활성화 (row activations)만으로도 비트 플립을 유도하며, (2) 테스트된 모든 DRAM 칩에서 읽기 방해 공격을 더 용이하게 만들고, (3) DRAM 제조 기술이 더 작은 노드 크기로 스케일 다운 (scale down)됨에 따라 읽기 방해에 대한 DRAM의 취약성을 증가시킨다는 것을 보여줍니다. 우리는 ScaleDisturb를 활용하는 사용자 레벨 프로그램이 최신 RowHammer 및 RowPress 메모리 액세스 패턴보다 더 많은 비트 플립을 유도하는 실제 시스템에서의 개념 증명 (proof-of-concept) 공격을 선보입니다. 또한 ScaleDisturb가 존재하는 상황에서 읽기 방해 비트 플립을 완화하기 위한 네 가지 솔루션을 설명하고 평가하며, 이 주제에 대한 더 많은 연구를 촉구합니다.